2020-02 | An Improved LDPC ECC based on System Level Reprogramming for MLC NAND Flash | 박성주 |
2021-11 | Master-Slave based test cost reduction method for DNN Accelerators | 박성주 |
2001-11 | A Microcode-based Memory BIST Implementing Modified March Algorithm | 박성주 |
2002-04 | Microcode-Based Memory BIST Implementing Modified March Algorithms | 박성주 |
2002-10 | A New Boundary Matching algorithm Based on Edge Detection | 박성주 |
2000-03 | A NEW IEEE 1149.1 BOUNDARY SCAN DESIGN FOR THE DETECTION OF DELAY DEFECTS | 박성주 |
2001-11 | A New Wrapped Core Linking Module for SoC Testing | 박성주 |
2000-04 | NPSFs를 고려한 수정된 March 알고리즘 | 박성주 |
2000-01 | NPSFs를 고려한 수정된 March 알고리즘 | 박성주 |
2000-08 | Optimal state assignment technique for partial scan designs | 박성주 |
2001-11 | P1500 compliant Microcode-based Memory BIST for Testing of Embedded Memory | 박성주 |
2000-05 | A Partial Scan Design by Unifying Structural Analysis and Testabilities | 박성주 |
2001-12 | A Partial Scan Design Unifying Structural Analysis and Testabilities | 박성주 |
2000-12 | PCI 버스 기반의 고속 병렬신호처리보드의 개발 | 박성주 |
2021-08 | Reliable Test Architecture with Test Cost Reduction for Systolic based DNN accelerators | 박성주 |
2002-11 | A Simple Wrapped Core Linking Module for SoC Test Access | 박성주 |
2021-07 | Test Architecture for Systolic Array of Edge-Based AI Accelerator | 박성주 |
2021-11 | Time Multiplexed LBIST for in-field testing of Automotives AI Accelerators | 박성주 |
2000-01 | TMS320C67x 기반 병렬신호처리시스템의 설계와 성능분석 | 박성주 |
2000-11 | 부분스캔을 고려한 최적화된 상태할당 기술 개발 | 박성주 |
2001-06 | 상위·하위 수준에서 통합된 테스트 합성 기술의 개발 | 박성주 |
2000-05 | 상태 천이 분석에 의한 부분 스캔 기술 | 박성주 |
2000-08 | 상태 천이 분석에 의한 부분스캔 기술 | 박성주 |
2002-11 | 인피니밴드 Link Physical 인터페이스 제어기 설계 | 박성주 |
2001-10 | 지연고장 점검을 위한 효율적인 IEEE 1149.1 바운다리스캔 설계 | 박성주 |
2009-06 | 코아의 기능성 래퍼를 IEEE 1500 래퍼로 재사용하기 위한 디자인 기법 | 박성주 |
2002-05 | 테스팅 및 저전력을 고려한 최적화된 상태 할당 기술 개발 | 박성주 |