자가 정렬 고이동도 탑게이트 나노스케일 산화물 박막 트랜지스터 공정 개발

Abstract

기술의 발전에 따라 더 향상된 칩의 성능이 요구되고, 이를 충족시키기 위 해선 미세화된 반도체가 필수적이다. 따라서 많은 이점을 가져올 수 있는 나 노 스케일의 선폭을 구현하기 위해서 다양한 연구가 끊임없이 진행되어 왔지 만, photo lithography의 기술적/물리적 한계와 공정 비용의 증가로 인해 많은 어려움을 겪고 있다. 본 연구에서는 shadow effect를 활용한 angled deposition을 이용하여 기존 의 photo lithography 공정으로 구현할 수 있는 선폭보다 더 작은 선폭을 구 현할 수 있는 공정을 개발하였다. 더불어 높은 이동도와 낮은 off-current의 특징을 갖는 oxide 반도체를 채널층으로 이용하고 이를 접목시켜 자가 정렬 고이동도 탑 게이트 나노 스케일 소자를 제작하였다. 최종적으로 공정을 최적 화함으로써, 전극 사이의 간격이 35 nm인 나노 스케일 갭을 형성할 수 있었 다. 개발된 공정을 적용하여 Self-aligned Top Gate Nanoscale Oxide Thin Film Transistors (nanoscale SATG TFTs)를 제작하고 전기적 특성을 분석하였다. 완성된 nanoscale SATG TFTs의 gate length는 80 nm, width는 10 μm의 dimension을 가진다. 전기적 특성을 확인하였을 때 single channel에선 0.55 cm2/V∙s의 field effect mobility를 가졌지만 dual layer에선 6배 정도 증가한 값인 3.07 cm2/V∙s을 얻을 수 있었다. 하지만 micro 소자와 비교하였을 때 다 소 낮았는데 이는 nanoscale로 가면서 발생하는 contact resistance 문제와 Molybdenum (Mo) dry etching 시 channel에 가해지는 etch plasma damage 로 인한 것으로 보인다. 따라서 이러한 문제를 해결하면 보다 성능이 우수한 소자를 제작할 수 있을 것으로 기대된다.|As technological advancements drive the demand for enhanced chip performance, the necessity for miniaturized semiconductors becomes crucial. Numerous research efforts have continuously addressed the challenges posed by the technical/physical limitations of photolithography and the escalating costs associated with the fabrication process. In this study, we have developed a process utilizing angled deposition with a shadow effect to achieve line widths smaller than those achievable through conventional photolithography processes. Furthermore, we integrated oxide semiconductors with high mobility and low off-current characteristics as the channel layer to fabricate Self-aligned Top Gate Nanoscale devices. Through process optimization, we successfully formed nanoscale gaps with a spacing of 35 nm between electrodes. The developed process was applied to produce Self-Aligned Top Gate Nanoscale Oxide Thin Film Transistors (nanoscale SATG TFTs), and their electrical characteristics were analyzed. The completed nanoscale SATG TFTs exhibited a gate length of 80 nm and a width of 10 μm. The electrical characterization revealed a field effect mobility of 0.55 cm2/V∙s for the single channel and a significantly increased value of 3.07 cm2/V∙s for the dual-layer configuration, approximately six times higher. However, when compared to micro-scale devices, the performance was somewhat lower, attributed to contact resistance issues inherent in nanoscale fabrication and etch plasma damage during Molybdenum (Mo) dry etching of the channel. Addressing these challenges is expected to yield superior device performance in future iterations.