Design of Essential Blocks for Wireless and Optical Receivers

Abstract

본 논문은 무선 및 광통신 수신기의 핵심부품 설계에 관한 것이다. 첫째로 CMOS 주파수 혼합기들에 잡음 감소 및 공정, 전압 그리고 온도변화에 견고성을 위한 공통 모드 피드백을 적용한 내용이며, 둘째로 축전기 비율 최적화를 통해 부성 컨덕턴스 및 출력신호의 진폭 향상 Colpitts 전압 제어 발진기에 대한 내용이다. 마지막으로 입력 과부화 전류 보상회로를 사용하여 넓은 다이내믹 레인지를 갖는 광통신 수신기에 대한 내용으로 구성 되어있다. 제안된 회로들의 설계는 시뮬레이션과 측정 값을 기반으로 논의된다. 첫째로, 2장에서는 능동 CMOS 주파수 혼합기들에 공통 모드 피드백을 사용한 저 잡음 기법을 설명한다. 제안된 기법은 전류 소스 단과 트랜스컨덕턴스 단 및 출력 단에서 발생하는 공통 모드 잡음을 줄인다. 이러한 감소들은 mismatch와 공정상의 변화로부터 유발하는 공통 모드 잡음이 차동 모드 잡음으로 변화하는 양을 감소시킨다. 추가적으로, 제안된 기법은 네거티브 피드백 기법때문에 공정과 전압 및 온도 (PVT)의 변화에 대한 안정을 얻을 수 있다. 공통 모드 네거티브 피드백 이론은 제안된 기법의 저 잡음 이론을 분석하기위해 적용되었다. 이론적인 분석은 시뮬레이션과 측정으로 증명되었다. 제안된 주파수 혼합기는 1.5 V의 공급 전압에서 3.45 mW의 전력 소모를 가지면서 21.5 dB의 전압 변환 이득과 -16.2 dBm의 선형 특성 및 10 kHz에서 8.7 dB의 flicker 잡음 지수의 측정 결과를 지닌다. 또한 제안된 기법은 전압 제어 발진기가 집적된 주파수 혼합기에서 전압 제어 발진기의 위상 잡음을 감소시킨다. 둘째로, 3 장에서는 축전기 비율 최적화를 통해 부성 컨덕턴스 및 출력신호의 진폭 향상 전류 재사용 Colpitts 전압 제어 발진기에 대한 내용을 설명한다. 제안된 전압 제어 발진기는 기존의 전류원을 유도자로 변경하여 출력신호의 진폭을 향상시킨다. 또한 전류 재사용 구조를 채택하여 전력소모를 줄인다. 또한 축전기 비율 최적화를 통해 부성 컨덕턴스 및 출력신호의 진폭이 기존 전압제어 발진기에 비해 향상 되었음을 이론적 분석을 통하여 보여준다. 제안된 전압 제어 발진기는 1.2 V의 공급 전압에서 2.2 mW의 전력 소모를 하면서 1 MHz 오프셋 주파수에서 −129.67 dBc/Hz 의 위상잡음 지수를 가진다. 이 결과 제안된 전압 제어 발진기는 −193.1 dBc/Hz의 성능지수를 가지며 65 nm CMOS 공정으로 제작되었다. 마지막으로, 4장에서는 입력 과부화 전류 보상회로를 사용하여 넓은 다이내믹 레인지를 갖는 광통신 수신기를 제안했다. 제안된 광통신 수신기는 핀 다이오드, 트랜스임피던스 증폭기, 제한 증폭기 입력 과부화 전류 보상회로로 구성되었다. 입력 과부화 전류보상 회로는 Wilson 전류미러 구조를 사용하여 단순한 구조로 입력 과부화 전류를 보상한다. 제한 증폭기는 Cherry-Hooper 구조를 채택하여 큰 이득과 넓은 대역폭을 갖는다. 제안된 광통신 수신기는 0.25-pF 기생 축전기와0.8 A/W의 반응성을 갖는 핀 다이오드와 함께 측정하여 96 dBΩ의 트랜스임피던스 이득 및 30 kHz to 8.9 GHz 3-dB 대역을 갖는다. 10−12의 비트오류율과 231−1 의 의사 난수 이진 시퀀스 일 때 −21.8 부터 3.7 dBm의 다이내믹 레인지를 갖는다. 제안된 광통신 수신기는 3.3 V의 공급 전압에서 98 mW의 전력 소모를 하고, 0.13-μm SiGe BiCMOS 공정을 사용하여 제작되었으며 칩 사이즈는 1.0 x 0.8 mm2이다|This dissertation deals with the implementation of various key components for wireless and optical receivers: i) a noise-reduced and process, voltage, and temperature (PVT)-robust double-balanced complementary metal-oxide semiconductor (CMOS) mixer using common-mode feedback, ii) a Gm- and swing- enhanced and current-reuse Colpitts voltage-controlled oscillator (VCO) by optimization of capacitance ratio and swing-improving inductor, and iii) a wide-dynamic-range optical receiver using an input overload compensation circuit. The design details of the proposed circuits are discussed along with simulation and measurement results. Chapter 2 describes a noise reduction technique using common-mode feedback in active CMOS mixers. The proposed technique reduces the common-mode noise, thus reducing the common-to-differential conversion noise arising from mismatch and process variations. In addition, the proposed technique reduces sensitivity to PVT variations due to negative feedback. A negative feedback theory is adopted to analyze the low-noise performance of the proposed technique. The theoretical analysis is validated by simulations and measurements. The conventional and proposed mixers are fabricated in a 65-nm CMOS process. Measurement results of the proposed mixer operating at a radio frequency of 2.1 GHz showed a conversion gain of 21.5 dB, the input-referred third-order intercept point (IIP3) of −16.2 dBm, and a flicker noise figure of 8.7 dB at 10 kHz while it dissipated 3.45 mW from a supply voltage of 1.5 V. Measurements also revealed common-mode noise reduction of 10.1 dB at 10 kHz without the degradation of other characteristics. It is demonstrated that the proposed mixer can be applied to reduce the phase noise of a self-oscillating mixer due to the low common-mode flicker noise mixer. Chapter 3 presents a negative conductance (Gm)- and swing-enhanced Colpitts VCO based on the optimization of the capacitance ratio. In the proposed VCO structure, the current source typically used in conventional VCOs is replaced with an inductor to increase the output voltage swing. A current-reuse configuration is also adopted to reduce power consumption. Theoretical analyses and simulations showed that the devised VCO with an optimized capacitance ratio exhibited enhanced Gm and swing compared to a conventional VCO. Measurements revealed a phase noise of −129.67 dBc/Hz at an offset frequency of 1 MHz from the 2.2 GHz carrier while power consumption was 2.2 mW from a 1.2 V supply voltage. This resulted in a figure of merit of −193.1 dBc/Hz. The proposed device was implemented using a 65 nm CMOS process. Finally, A wide-dynamic-range 10-Gb/s optical receiver is described in a transistor outlook (TO)-can module with a p-i-n photodiode (PIN-PD), a transimpedance amplifier (TIA), a limiting amplifier (LA), and an input overload compensation circuit (IOCC). The simple IOCC particularly improves the input overload current performance using a Wilson current mirror. The LA has a high gain and wide bandwidth by adopting a conventional Cherry¬–Hooper structure. Measurements showed a transimpedance gain of 96 dBΩ and a 3-dB bandwidth from 30 kHz to 8.9 GHz with a PIN-PD having 0.25-pF parasitic capacitance and 0.8 A/W responsivity. The dynamic range was from −21.8 to +3.7 dBm with a bit-error-rate of 10−12 and a pseudorandom binary sequence of 231 – 1. The core chip was fabricated with a 0.13-μm SiGe BiCMOS process. The power dissipation was 98 mW from a 3.3-V supply, and the die area was 1.0 x 0.8 mm2.