TMS320C67X 기반 병렬신호처리시스템의 설계와 성능분석

Abstract

본 논문에서는 고속신호처리를 위한 TMS320C67x 기반 병렬신호처리시스템의 구조를 제안하고 성능을 분석한다. 특히 신호처리부의 보드회로를 메모리의 구성 및 그에 따른 버스연결 방식 면에서 서로 다른 네 가지의 모델로 제안하고, 신호처리 분야의 대표적인 연산이 2D FFT를 사용하여 성능을 비교ㆍ분석한다. 이를 위하여 제안하는 시스템 상에서 2D FFT를 병렬로 처리할 수 있는 여러 가지의 방식을 제시하고, 네 가지 보드 모델의 지역메모리의 사용, 프로세서간 통신, 그리고 보드간 통신에 소요되는 시간을 척도로 하여 성능을 비교한다. 성능분석 결과 어느 한 모델이 절대적으로 우월하게 나타나지는 않았으나 시간적인 면에서의 성능과 구현 할 경우의 하드웨어 복잡도를 종합적으로 고려할 때 지역메모리와 공유메모리를 함께 가지고 있는 모델이 가장 바람직하다는 결론을 얻었다.