Gold Wire Interconnection을 이용한 유연 실리콘 메모리 패키지 연구

Abstract

본 연구는 전자 산업 업계의 Wearable Device 제품 개발 Trend에 발맞춰 Wearable 제품에 적용 가능한 Bendable한 Memory Package 제품을 개발하여 차세대 이익 창출을 위한 Solution을 확보하고 향후 Bendable Package 제품이 상품화 될 수 있게 제품 개발이 가능 하도록 미래 기술을 미리 확보 하고자 함이 목적이다. 또한 곡률 반경이 20~15mm까지 굽힘이 가능한 반도체 Package를 구현하여 Rigid한 Current Package의 한계를 뛰어넘어 적용 되는 Application을 다변화 하고, Wearable 기기에 적용하기 위한 Bendable Packaging 기술을 Leading 하고자 한다. 연구하고자 하는 반도체 Package 굽힘 20mm, 15mm 선정의 근거는 현재 출시된 Application 중 가장 휨이 심한 제품에 실장 될 수 있는 수준으로 선정하였다. 유연 실리콘 메모리 Package 연구를 위한 검토 단계에서 EMC(Epoxy Mold Compound)를 제외하고 Package를 구성하는 Raw Material이 모두 Bendability 하다는 것을 확인후 EMC를 대체 할 수 있는 Silicone Base EMC 연구를 진행 하였다. Silicone EMC는 Low Modulus, High CTE, -Tg 값을 갖는 특성이 있어 Package에 유연성을 부여할 수 있음을 확인하였고, Compressive Molding 공법을 이용하여 액상의 Silicone을 매뉴얼로 Dispensing하여 몰딩을 완료 하였다. 하지만 몰딩이 완료된 Strip 상태의 시편은 Rigid한 기존의 Package와 다르게 매우 유연하여 공정 진행 간 메거진에서의 Strip 휨 현상, 장비 내부에서 Pick up 불량등의 문제가 발생 하였다. 하지만 Neutral Plane 최적화 구조에 대한 검증 진행 간 가장 최적화 된 것으로 확인된 Symmetric 구조 연구를 통해 문제를 개선 하였다. Symmetric 구조에 대한 연구는 Rubbery한 몰드면 위에 기판을 위치시켜 전체적인 형태가 Top/Bottom에 모두 기판이 형성되어 샌드위치가 되게하여 Package Body를 지탱해주어 Strip 상태에서 더 이상 처지지 않게 함과 동시에 Saw 공정에서 단품화된 시편을 연구 목표 수준인 곡률반경 20mm에서 Electric Yield 100%가 확보되게 하였다. 통상 메모리 반도체 Package에 사용되는 Over Mold 구조에서 Organic 기판 내부에 Neutral Plane이 형성됨을 Simulation을 통해 확인 하였고, 실제 실험 결과에서도 Package 내부 Chip면이 아닌 기판 내부에 형성되는 Neutral Plane에 의해 굽힘 테스트에서 Tensile Stress를 받게 되는 Chip에 Crack이 발생되고 Yield Drop으로 연결됨을 확인 하였다. 초도 검증 결과를 바탕으로 기판 내부에 형성 되어있는 Neutral Plane을 Chip면까지 이동시켜 Stress Free Package 고안을 위해 다양한 구조의 Package를 검증 하였고, 최종적으로 몰드면 위에 기판이 올라가는 샌드위치 구조인 Symmetric 구조 Package 개발을 완료하였다. Symmetric 구조는 Neutral Plane이 Bottom 기판 기저부에서부터 0.104mm(기판 두께 0.14mm)에 형성되어 Chip과 거리가 가까워 지게 되어 Chip Crack에 가장 취약한 Tensile Stress를 감소 시킬 수 있었다. 그 결과 Bending Radius 20mm 휨에서 Electric Test를 100% 확보 하였고, 15mm 굽힘 테스트에서는 90%의 Yield를 확보 하였다. 그러나 Gold Wire 본딩 진행간 가압 되는 Force로 인해 얇게 Slice된 Chip에 Pad Crack이 발생되어 굽힘 전 공정 Assembly Yield가 애초부터 낮아 굽힘 테스트 후 Yield는 90% 초반을 벗어나지 못하였다. 굽힘 후 목표 Yield 달성을 위해 Chip 두께를 0.02mm에서 0.025mm로 높이고 본딩 공정에서 Capillary 하강속도를 낮춰 급격한 하강으로 인한 Pad Damage를 최소화하여 Crack을 개선 하였다. Chip 두께 상향에 따른 Chip 전체 체적 증가로 외압에 의한 Stress를 분산 시키고, 본딩 Force에도 견딜수 있는 강건한 Chip 상태가 되어 20mm 굽힘 테스트 조건에서 Yield 99%, 15mm에서 97%를 확보하여 목표 달성을 완료 하게 되었다. 또한 Bending으로 인한 파손에 대한 Delamination 검증은 Precondition 24시간, Thermal Cycle 500회, HAST(Highly Accelerated Stress Test) 96시간을 진행하여 불량 발생 없이 모두 Pass 완료 하였다