본 논문에서는 MTJ 소자를 기반으로 하는 비휘발성의 높은 신뢰성을 갖는 두 가지의 TCAM cell 구조와 두 개의 워드에 대해 다중 비트 논리 연산 및 full-adder 연산이 모두 가능한 병렬처리 논리 메모리 구조를 제안하였다. 셀 그룹의 등가저항을 기준 저항과의 비교를 통해 적은 면적에서도 높은 신뢰성을 얻을 수 있는 3T-2MTJ TCAM cell 및 그 구조를 설명하였고, 공정 변화에 강인한 SRAM 기반의 12T-2MTJ cell로 구성된 검색 에너지 4.7-fJ/bit 수준의 저전력의 TCAM을 구현하여 72-bit 길이의 데이터 패턴 검색 가능성을 확인하였다. 끝으로 2T-1MTJ cell로 구성된 MRAM 기반에서 1개의 cache latch와 MUX 회로를 추가해 비트별로 서로 다른 병렬 논리 연산(AND, OR), XOR 연산이 가능한 논리 메모리를 제안하였다. 이 논리 메모리는 8-bit full-adder 연산 또한 가능하며 순수하게 연산에 소모되는 에너지는 약 1.96-pJ/8-bit 수준이고 출력 지연시간은 약 4.2ns 이다.