타원곡선 포인트 연산 축소를 이용한 ECC 하드웨어 가속기 구현
- Title
- 타원곡선 포인트 연산 축소를 이용한 ECC 하드웨어 가속기 구현
- Author
- 서준범
- Advisor(s)
- 김동규
- Issue Date
- 2022. 8
- Publisher
- 한양대학교
- Degree
- Master
- Abstract
- 본 논문은 공개키 암호 알고리즘 중 하나인 타원곡선 암호를 소개하며 미국 국립표준기술연구소(NIST)에서 표준으로 정한 타원 곡선의 종류 및 ECC 동작에 관해서 설명한다. 특히, 타원곡선 암호 연산을 효율적이면서 빠르게 동작할 방법과 구현 결과를 포함한다.
다양한 공개키 암호 알고리즘 중에서 ECC 알고리즘을 빠르게 동작시키기 위해 ECC의 주요 연산인 모듈러 연산을 효율적으로 설계하는 방법에 관해 설명한다. 첫 번째, 빠른 연산이 가능한 특별한 타원 곡선을 선정한다. 두 번째, 포인트 연산을 할 때 가장 많이 사용되는 모듈러 곱셈기를 부분 곱셈이 가능한 몽고메리 모듈러 곱셈 알고리즘을 기반으로 구현한다. 세 번째, 포인트 연산을 효율적으로 할 수 있는 좌표계를 선정하며 포인트 연산 단계를 축소하여 좌푯값을 구하는 방법을 제시한다.
위의 세 가지 조건을 만족하는 ECC 하드웨어 가속기 모듈을 Verilog HDL을 사용해 구현하였다. 부분 연산이 가능한 모듈러 곱셈기를 추가로 사용해 개인키의 비트 크기가 커질수록 기존 모듈보다 더 빠른 연산이 가능함을 보였고 그 결과 256-bit 기준으로 약 25%의 AT 성능이 향상된 것을 합성 결과로 보인다.
따라서 본 논문에서 제시하는 ECC 하드웨어 가속기는 포인트 연산 과정인 ECPD는 8단계에서 6단계로, ECPA는 11단계에서 단계로 축소하여 연산하는 과정을 보여준다. 이를 통해 복잡한 연산을 빠르게 처리하면서 암호 안전성을 보이는 설계 방법을 제시한다.
- URI
- http://hanyang.dcollection.net/common/orgView/200000627269https://repository.hanyang.ac.kr/handle/20.500.11754/174603
- Appears in Collections:
- GRADUATE SCHOOL[S](대학원) > DEPARTMENT OF ELECTRONIC ENGINEERING(융합전자공학과) > Theses (Master)
- Files in This Item:
There are no files associated with this item.
- Export
- RIS (EndNote)
- XLS (Excel)
- XML