MONOLITHIC 3D INTEGRATION USING ION-IMPLANTATION

Abstract

Over the last 50years, semiconductor devices have been developed with scaling down for advancing performance that was called Moore’s law. But recently the device scaling down technology has reached the limit state which is improved performance compared with investment cost and time. Many research team have been look forward to finding candidate method, which is suggested 3D integration scheme such as Through Silicon Via(TSV) integration and Monolithic 3D(M3D) integration. The 3D integration has received attention technology one of candidate process for overcome the physical device scaling limit. The M3D technology is a sequential process that forming a device after forming a thin channel layer on preformed device bottom substrate instead of conventional parallel wafer bonding. It is reported about M3D was assumed get more favorable that the low power consumption and more density due to smaller via size(~nm) compare with TSV(~um). In this study, we demonstrate the results about low temperature (500℃>) base channel transfer process through hydrogen ion implantation and subsequent heat treatment. And then, We demonstrated monolithic 3D integration (M3D) of single Si channel device application photodetector by low temperature based ion-cut method on pre-fabricated 180nm CMOS circuit wafer compatible top - bottom approach. After then, we investigated state of art device 3D integration for neuromorphic device, which is fabricated stackable the transferred single Si based photodetector using a-IGZO deposition for p-n diode junction and RRAM with Ta2O5. The fabricated transferred based device with low temperature was confirmed the p-n junction characteristic through light exposure and C-V, I-V measurements. We show that M3D scheme of multiple device collects light information from photodetector, RRAM and CMOS circuit with current sensor + 21 stage ring-oscillator which is confirmed the characteristic of increasing linear frequency by increasing current. As a result of M3D integration show different current level characteristic with and without light exposure.|지난 50년 동안 반도체 소자는 성능 향상을 위해 '무어의 법칙(Moore's Law)'이라고 불리는 scaling down과 함께 개발되었습니다. 그러나 최근에는 디바이스 스케일 다운 기술이 투자 비용과 시간에 비해 성능이 향상되는 한계에 이르게 되었으며 많은 연구팀은 TSV(Through Silicon Via) integration 및 Monolithic 3D(M3D) integration 과 같은 3D integration 방식 제작 방법 찾기를 고대해 왔습니다. 3D integration은 물리적 디바이스 스케일링 한계를 극복하기 위한 후보 프로세스 중 하나로 주목받는 기술입니다. M3D 기술은 기존의 병렬 웨이퍼 본딩 대신 미리 형성된 소자 바닥 기판에 얇은 채널층을 형성한 후 소자를 형성하는 순차적 공정입니다. M3D는 TSV(~um)에 비해 Via크기(~nm)가 작아 전력 소모가 적고 밀도가 높을수록 유리하다고 예상하고 있습니다. 이 연구는 수소 이온 주입 및 후속 열처리를 통한 저온(500 >) 기반 Si layer 전사 공정에 대한 결과를 증명하였습니다. 제작된 180nm CMOS 회로 웨이퍼 위에 저온 기반 ioncut 방법으로 single Si 전사 후, 상하부 연계 동작 특성 구현을 위해 p-n 다이오드 접합을 적용하였으며, a-IGZO 증착 및 Ta2O5가 포함된 RRAM을 사용하여 전사된 single Si 기반 photosensor를 적층하여, 제작한 뉴로모픽 장치를 구동시키는 monolithic 3D integration 기술을 연구하였습니다. 제작된 저온 전사 기반 소자는 빛 세기와 C-V, I-V 측정을 통해 p-n 접합 특성을 확인하였습니다. 증명된 M3D integration은 전류를 증가시켜 선형 주파수를 증가시키는 특성이 확인된 “전류 센서 + 21단 ring-oscillator”를 사용하여 photosensor, RRAM 및 CMOS 회로에서 광 정보를 수집이 가능함을 보여주었습니다. M3D 통합의 결과 빛 노출 유무에 따라 다른 전류 레벨 특성이 나타남을 보여줌으로써, Ioncut기반의 M3D 구현이 가능함을 증명하였습니다.