Full metadata record
DC Field | Value | Language |
---|---|---|
dc.contributor.author | 심종인 | - |
dc.date.accessioned | 2021-07-21T04:39:03Z | - |
dc.date.available | 2021-07-21T04:39:03Z | - |
dc.date.issued | 2000-09 | - |
dc.identifier.citation | 전자공학교육연구회지, v. 37, no .9, page. 78-85 | en_US |
dc.identifier.issn | 1229-6368 | - |
dc.identifier.uri | https://www.dbpia.co.kr/journal/articleDetail?nodeId=NODE00404797 | - |
dc.identifier.uri | https://repository.hanyang.ac.kr/handle/20.500.11754/162854 | - |
dc.description.abstract | 본 논문에서는 고속 VLSI 회로 내의 전송선에서 발생하는 전달지연시간을 계산하는 해석적 모델을 제시하고 그 모델의 정확성을 실험적으로 검증한다. 새로 제시한 모델은 표피효과, 근접효과, 그리고 실리콘 기판에 의한 전송선 파라미터 변화를 고려하기때문에 이들 영향을 반영한 새로운 인터커넥트 회로모델에 대하여 새로운 연결선에서의 신호지연을 해석이 가능하다. | en_US |
dc.language.iso | ko_KR | en_US |
dc.publisher | 대한전자공학회 | en_US |
dc.title | 연결선에 기인한 시간지연의 정확한 모델 및 실험적 검증 | en_US |
dc.title.alternative | A New Accurate Interconnect Delay Model and Its Experiment Verification | en_US |
dc.type | Article | en_US |
dc.relation.journal | 전자공학교육연구회지 | - |
dc.contributor.googleauthor | 윤성태 | - |
dc.contributor.googleauthor | 어영선 | - |
dc.contributor.googleauthor | 심종인 | - |
dc.relation.code | 2012101085 | - |
dc.sector.campus | E | - |
dc.sector.daehak | COLLEGE OF SCIENCE AND CONVERGENCE TECHNOLOGY[E] | - |
dc.sector.department | DEPARTMENT OF PHOTONICS AND NANOELECTRONICS | - |
dc.identifier.pid | jishim | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.