1229 0

DDR5 DIMM용 PMIC를 위한 고효율 벅 변환기 설계

Title
DDR5 DIMM용 PMIC를 위한 고효율 벅 변환기 설계
Other Titles
High efficiency buck converter design for DDR5 DIMM PMIC
Author
박진우
Alternative Author(s)
Park, Jin Woo
Advisor(s)
노정진
Issue Date
2021. 2
Publisher
한양대학교
Degree
Master
Abstract
최근 빠른 속도의 집적회로 기술의 발달과 함께 메모리와 비메모리를 비롯한 분야에서 높은 성능의 컴퓨팅 능력을 요구하는 환경이 지속해서 증가하고 있다. 현재까지 전력반도체(PMIC) 분야 에서는 높은 효율과 안정적인 출력을 갖는 스위칭 컨버터, LDO 등에 많은 연구가 진행되어왔다. 이제는 휴대용 디바이스뿐만 아니라 컴퓨터 전원으로부터 이용되는 하드웨어용 부품에도 PMIC실장을 규격화 하는 추세이다. 본 논문에서는 차세대 서버용 DDR5 메모리 DIMM에 실장되기 위한 PMIC설계에 관한 것이다. 설계된 PMIC는 반도체표준협의기구(JEDEC)에서 제안된 조건인 4-채널 출력, Single & Dual mode 출력을 갖는 구조 및 동작을 만족하며 0.18 μm high voltage BCDMOS 공정을 이용하여 제작되었다. 4-채널 벅 변환기 SWA, SWB, SWC, SWD의 입력 전압 범위는 최소 4.25V, 최대 15V이고 출력전압은 SWA, SWB, SWC 채널의 경우 1.1V이며 SWD채널의 경우 1.8V이다. 또한 0.5Mhz ~ 1.25Mhz 주파수 범위에서 동작하도록 설계되었다. 설계된 면적은 벅 변환기 외 디지털 신호용 LDO 및 인터페이스 블록을 포함하여 5000μm × 5000μm이며 최대 부하전류는 Single 모드와 Dual 모드 각각 5A, 10A이다.
URI
https://repository.hanyang.ac.kr/handle/20.500.11754/159318http://hanyang.dcollection.net/common/orgView/200000485424
Appears in Collections:
GRADUATE SCHOOL[S](대학원) > DEPARTMENT OF ELECTRICAL AND ELECTRONIC ENGINEERING(전자공학과) > Theses (Master)
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE