DSP-FPGA 구조를 갖는 MIMO 시스템용 다중경로 페이딩 채널 시뮬레이터 구현

Abstract

일반적으로 무선 이동 채널은 협대역 스펙트럼을 갖는 복소 랜덤 프로세스로 모델링된다. 본 논문에서는 TMS320C6414 DSP 칩과 XC2VP30 FPGA 칩을 사용한 페이딩 신호의 실시간 발생에 대해 기술한다. 여기서 제시된 시뮬레이터는 플랫 페이딩 채널의 일반적인 모델로 그 대상으로 하였으며 여러 다양한 채널 왜곡 현상을 모사할 수 있도록 설계되었다. 시뮬레이터는 다음 세가지 기본적인 채널 특성을 포함한다; 레일리 페이딩, log-normal shadowing, line-ofsight 성분. DSP 의 연산 부담을 최소로 하면서 이동 채널의 통계 특성을 재현하는 것이 구현의 핵심이며, 이를 위해서 multi-rate 신호처리 기법이 사용되었다. 채널 파라미터 값을 변화시키면서 많은 실험을 행하였고, 시뮬레이터에서 실시간 출력된 채널 포락선들의 각 통계 특성이 이론치와 일치됨을 확인했다.