모바일 디스플레이용 주파수 가변 온칩 오실레이터 설계

Abstract

현재의 많은 반도체 기술은 많은 양의 데이터를 빠른 시간 안에 처리하는 것을 요구하고 있다. 반도체 공정 기술은 이러한 많은 양의 데이터를 고속으로 처리하기 위하여, 반도체에 집적되는 소자의 크기를 점차 줄이는 방향으로 발전되고 있다. 이로 인해서 누설전류와 공정 편 차의 영향이 증가하고 전원전압이 낮아지는 현상을 야기시킨다. 즉, 회 로에서 발생하는 작은 변화가 성능에 큰 영향을 주게 되어 아날로그 회로의 설계를 제한하게 된다. 그러므로 디지털 회로를 이용하여 아날 로그 회로의 동작의 제한 현상을 보상하거나 회로 전체를 디지털로 설 계하는 것이 효과적이다. 이를 통하여 디지털 회로의 중요성이 점차 증 가한다. 디지털 회로는 일반적으로 기준 클럭을 이용하여 설계되므로, 기준 클럭을 만들어 주는 오실레이터의 성능을 높이는 것은 회로 전체 를 안정적으로 동작시키는데 중요한 요소이다. 본 논문을 통하여, 디지 털 회로의 안정성을 높일 수 있는 고성능의 오실레이터를 제안하고, 회 로의 모의실험과 만들어진 칩의 측정을 통해서 성능을 평가한다. 제안된 오실레이터는 부궤환 루프를 이용한 모바일용 주파수 가변 온칩 오실레이터이다. 부궤환 루프를 이용하여 정확한 출력 주파수를 만들어 내는 것을 기본으로 하였고, 추가적으로 출력 오실레이터의 바 이어스 전류를 단계적으로 제어하여 더욱 정확한 출력 주파수를 만들 어내는 구조를 제안하였다. 그리고 제안된 TDC(Time-to-Digital Converter) 를 이용하여 주파수를 사전에 프로그래밍하는 구조를 사용함으로써 공 정 편차와 온도의 변화에 따른 출력 주파수의 오차가 발생하는 것을 줄였다. 또한 이러한 주파수를 프로그램하는 방식을 이용함으로써 제안 된 오실레이터의 출력 주파수의 대역은 1MHz에서부터 50MHz까지 넓 은 범위를 가진다. 즉, 제안된 오실레이터는 사전에 주파수의 프로그래 밍 동작을 통하여 여러 가지의 주파수를 저장하고 있으며, 오실레이터 의 동작 중에 간단한 조작으로 출력되는 주파수를 바꾸어 줄 수 있다. 오실레이터는 0.18 μm CMOS 표준 공정을 이용하여 설계하였고, 전원 전압은 1.8V이다. 출력 주파수는 공정 편차와 온도의 변화가 있더라도 1%이내의 오차를 가지며, 소비 전력의 최대치는 1.1mW이다. 또한 부궤 환 루프의 데이터가 안정화되는 최대 소비 시간은 80μsec이다.; As features scale down, the lower operating voltage may be the most critical issue of all. Because the shrinkage of device causes design limits such as the higher leakage currents, device-to-device variations, and lower operating voltage. Design margins are reduced by the design limits, and analog circuits are difficult to design. To achieve the stable operation of analog functions, designers are actually using digital techniques to add various self-corrections and auto calibration capabilities into the analog function. Or they are designing the fully digital circuits which get the same functions. Therefore the importance of digital system is increasing. Also the reference clock generator which has the good performance is highly required, because most synchronous digital systems are operated by reference clock. In this paper, we propose the enhancement clock oscillator and discuss its performance by circuit simulation and experimental demonstration. The frequency tunable on-chip oscillator with the negative feedback loop is proposed for mobile applications. The proposed oscillator makes it possible to get the accurate output frequency and low sensitivity to process and temperature variations through the negative feedback loop. It also achieves the wide tuning range of output frequencies from 1MHz to 50MHz using the pre-programming technique of the target frequency and the frequency dividing technique. The proposed oscillator is designed 0.18μm standard CMOS technology with 1.8V supply voltage. The output frequency of the proposed oscillator has only 1% error. The power consumption and the locking time of the proposed oscillator are 1.1mW and 80μsec in the worst case, respectively.