시그마-델타 변조기를 이용한 저전압 아날로그-디지털 변환기

Abstract

본 논문에서는 discrete-time ΣΔ 변조기를 4MHz 의 single-sided bandwidth에서 동작하도록 설계하였다. DVB-H 용으로 목표를 잡았기 때문에 저전압, 저전력 으로 설계하기 위하여 0.18um의 공정을 이용하여 1.2V의 공급전압에서 동작하도록 설계하였고, 이를 위하여 Full-feedforward 구조를 사용하였다. 그리고 discrete-time ΣΔ 변조기에서는 부담이 되는 4MHz의 BW를 위하여, Double Sampling 기법을 사용하였고, 이 기법을 사용할 때 발생되는 Noise folding 문제를 해결하기 위하여, Fully floating DAC를 사용하였다. 그리고 원하는 정밀도를 갖기 위하여 matlab simulation을 이용하여 5-level의 multi-bit quantizer가 필요함을 찾을 수 있었다. 그리고 multi-bit quantizer를 사용할 경우 생기는 신호의 왜곡 문제를 해결하기 위하여 DWA 기법이 사용되었다. 설계된 ΣΔ 변조기는 4MHz에서 57dB의 SNDR을 가지며, 8mW 의 전력을 소모한다.; In this paper, discrete-time Sigma-Delta Modulator with 4MHz single-sided bandwdith is desinged. Because this SDM's target is DVB-H, portable application, it is designed with 1.2V supply using 0.18um process technology for the low power and low supply. To realize this, Full-feedforward architecture is chosen. And to operate in the 4MHz BW which is hard to implement in discrete-time Sigma-Delta Modulator, Double sampling technique is used. And to overcome the noise folding problem, which is generated when this technique is applied, fully floating DAC is used. To get the targeted resolution, 5-level multibit quiantizer is used, found by matlab behavioral simulation. And to solve the distortion problem, whchi is come from the using multibit DAC, DWA is applied. Designed Sigma-Delta Modulator has 57dB SNDR in 4MHz BW, and dissipates 8mW power.