전력소비의 상관관계를 이용하여 온도 감소를 위한 Floorplanning 알고리즘

Abstract

마이크로프로세서의 성능이 증가함에 따라 전력소비가 높아지고, 전력소비와 함께 프로세서의 온도 증가 또한 프로세서의 설계에 중요한 부분이 되고 있다. 프로세서에서 허용하는 일정온도가 올라가면 프로세서의 동작이 느려지거나 프로세서의 치명적인 내구성 문제가 일어나게 된다. 이러한 문제를 해결하기 위해서 프로세서 설계 단계인 플로어플랜(floorplan)단계에서 온도를 고려한 설계를 한다면 더 좋은 프로세서를 개발 할 수 있다. 본 논문에서는 프로세서에서 온도를 분석하기 위해서 필요한 전력소비파일을 분석하여 프로세서의 각 블록 별로 전력소비의 상관관계를 연구한다. 그리고 이러한 전력소비 상관관계를 효과적으로 이용할 수 있도록 플로어플랜(floorplan)에서 프로세서의 온도를 낮추는 알고리즘을 제시한다.; As clock frequency and chip density are increasing rapidly, temperature issues have become really critical. It is well known that floorplanning has significant impact to minimize the peak temperature. In this paper, we propose a set of novel floorplanning techniques to reduce the peak temperature. Unlike existing works, we consider temporal correlation on the power consumption of each block. Since the hottest block of the chip migrates from time to time, by considering temporal correlation, we can effectively reduce the peak temperature without having to move lots of blocks. Correlation on power consumption of blocks in an ARM processor core has been computed and analyzed to optimally reduce the peak temperature. Various experimental results are presented to show the effectiveness of our techniques. Our results show that we can reduce up to 15~20% of the peak temperature using our techniques without incurring any significant overhead in the wire delay or the area.