고이득 초광대역 저잡음 증폭기 설계

Abstract

본 논문에서는 인덕터 및 저항성 부궤환 회로와 향상된 성능의 2차 체비셰프 회로를 각각 이용한 초광대역 (ultra-wideband, UWB) 저잡음 증폭기 (low noise amplifier, LNA)를 제안하였다. 초광대역에서 동작하는 저잡음 증폭기는 7.5 GHz의 넓은 대역폭을 가져야 함으로, 광대역 이득은 물론 입력 정합 또한 광대역이면서 동시에 대역 내에서 저잡음 특성이 요구된다. 또한 각 채널이 고른 위상특성을 유지하여야 하므로 군지연 (group delay)과 같은 특성에 대한 개선 또한 중요하다. 본 논문에서는 3.1 GHz에서 10.6 GHz 까지 광대역 특성의 입출력 정합 및 충분한 이득을 가지는 초광대역 (UWB) 저잡음 증폭기를 설계 및 제작하였다. TSMC 0.13-㎛ RF CMOS 공정으로 설계된 첫 번째 증폭기는 인덕터 부궤환과 잡음 및 임피던스 동시정합 기법을 이용하였는데, 두 기법에서 사용되는 인덕터들 중 각 1개씩의 인덕터를 공유함으로서, 레이아웃시에 다수의 인덕터에 의해 야기될 수 있는 기생 성분을 최소화하였으며, 점유면적 감소의 이점도 얻을 수 있었다. 모의 실험결과, 입출력 정합은 요구되는 모든 대역에서 -10 dB 이하, 최대 이득이 21.5 dB, 최저 잡음지수 2.3 dB로 설계되었으며, 선형성에서 -23 dBm의 P1dB를 얻었다. 이 때 소모 전력은 11.76 mW이다. 두 번째 증폭기는 TSMC 0.18-㎛ RF CMOS공정으로 제작되었으며, 2차 체비셰프 여과기 (chebychev filter)를 이용한 입력 정합기법을 사용하였다. 종래의 체비셰프 여과기에 비해 증폭기 첫 단과 중간정합에 이르는 소자들의 성분을 입력정합에 영향을 주었으며, 등가회로로 표현하였다. 측정 결과로부터, 요구되는 전대역에서의 -10 dB의 반사손실, 15.3 dB의 최대이득, 4.24 dB의 최저 잡음지수, 그리고 P1dB 가 -19 dBm의 선형성을 나타냈다. 두 증폭기 모두 잡음 및 임피던스 동시정합 기법을 채용하였고, 마지막 단에 공통 드레인 (source-follower)으로 광대역 출력정합을 이루었다.; This thesis presents two ultra wide band (UWB) low noise amplifiers (LNA) operating from 3.1 to 10.6 GHz with RF CMOS process. The first case is that a low-noise amplifier (LNA) over 3.1 to 10.6 GHz is presented for ultra-wideband(UWB) systems. The proposed UWB LNA achieved a wide band input matching and a gain-bandwidth product with the negative feedback using a common inductor. By adopting the common inductor technique, a number of inductor required area reduced. The simulated results show the bandwidth of 2.3 to 11.6 GHz, the maximum power gain of 21.5 dB, Noise Figure of less than 3.31 dB, and the input P1dB is greater than -23.0 dBm while consuming 11.76 mW of power. The Second amplifier is proposed with an improved chebyshev filter for wideband input matching. An equivalent circuit of the filter including embedded parasitic elements is analyzed. The bias condition and the size of MOS transistor are determined to optimize a noise figure and an input matching. Measurements show a -3-dB gain bandwidth of 2.5-10.5 GHz, a minimum noise figure of 4.24 dB, a maximum power gain of 15.3 dB, input matching of better than -11 dB, and an input-referred 1dB compression of -19 dBm, while consuming 11.6 mW of power. The LNA was fabricated with a 0.18-㎛ CMOS process.