Design of Unique NOR Flash Memory Cell by Utilizing an Asymmetric Schottky Barrier

Abstract

이 논문에서는 전류의 leakage를 감소시키기 위해 Schottky barrier drain junction 과 p-n source junction을 이용한 비대칭 Schottky MOSFETs을 연구 했으며, 고속의 programming과 높은 구동 전류를 위해 비대칭 Schottky barrier를 이용한 unique NOR 플래시 메모리를 제안 한다. 비대칭 source/drain을 가진 SB NOR 플래시 메모리의 programming 속도와 높은 구동전류를 명확하게 측정 하기 위해 simulation은 T-SUPREM4와 MEDICI를 이용하여 진행 했다. 구동 전류 증가를 위해 source/drain간의 고농도 도핑 및 silicide 공정을 이용 했으며, SB MOS 소자 제작은 Si wafer위에 tunnel 산화막, floating 전극, blocking 산화막을 순차적으로 진행한 후 control 전극 형성 및 source/drain 영역 형성 순으로 했다. 비대칭 SB NOR 플래시 cell은 selfaligned TiSi2 drain 으로 만들어 지는데, silicidation 형성을 위해 2번의 열처리 공정을 진행한다. Source영역 열처리는 1025℃ 온도에서 30초의 RTP로 진행하며, TiSi2 drain 영역 열처리는 600~ 650℃ 온도에서 60초간 RTP로 진행한다. Simulation 결과, 보통의 NOR 플래시 대한 비대칭 SB NOR 플래시의 drain 전류는 높게 측정 되었으며, 이러한 결과로 볼 때 비대칭 SB NOR 플래시 메모리 전류 구동 능력이 향상됨을 측정 할 수 있었다. 이러한 결과로 볼 때 TiSi2 drain 영역에 존재하는 강하게 도핑된 carrier가 SB NOR 플래시 메모리의 programming 속도를 증가 시키고, source/drain 간 series 저항을 낮추어 구동 전류 밀도를 증가 하는데 도움을 주며, 향후 비휘발성 메모리 소자 개선에 활용 될 수 있을 것이다.; A NOR flash memory cell that using an asymmetric Schottky barrier effect to increase current and speed was proposed in this paper. The Schottky barrier metal oxide semiconductor field-effect transistors utilizing the silicide layer was proposed to increase driving current due to the existence of the heavily doped silicon within the source/drain (S/D) region. To make SB MOS construction, tunnel oxide is deposited on Si wafer, then floating gate and blocking oxide is deposited. Sequentially control gate deposition and source/drain region patterning is followed. Asymmetric SB NOR flash cell is formed by self-aligned TiSi2 drain. The SB NOR flash memory cell uses a two-step annealing process to form the silicidation process. Source region annealing is performed using a RTP at 1025 oC, 30 secs. TiSi2 drain region annealing is performed between 600 and 650oC temperature for 60 secs. The simulation results showed that drain currents of the asymmetric SB NOR flash cell are larger than those of the conventional NOR flash memory cell above a threshold voltage. This result indicates the enhancement in the current driving capability of the asymmetric SB NOR flash memory cell. The simulation results showed that the heavily doped carriers existing in the titanium-disilicide Schottky drain can be used to increase programming speed of the SB NOR flash memory cell and that a decrease in the source/drain series resistance utilizing the silicide in the SB NOR flash memory cell help to increase driving current density.