고성능 C-MOSFET 소자 구현을 위한 SGOI 공정 개발 방법 중 Condensation mechanism에 관한 연구

Abstract

차세대 정보통신 소자의 고속화, 저전력 소모, 고집적화 및 다기능화 요구 성능을 충족시키기 위해서는 단위 소자 셀의 회로 선 폭을 지속적으로 줄여야만 가능하다. Gate 길이가 60nm 이하로 줄어들게 되면 소자구조는 ultra-thin body SOI (UTS) C-MOSFET 형태가 되어 20nm 이하의 상층 실리콘 두께를 요구하게 된다. 이럴 경우, 양자현상으로 인해 반전 층 내의 캐리어들이 속박되고 inter-valley 산란이 증가하여 그 이동도가 감소하는 문제가 발생한다. 이러한 소자동작 속도 저하를 개선하기 위하여 Si grown on relaxed SiGe-on-insulator (ε-SGOI) 구조 기반의 C-MOSFET 소자가 개발되었다. ε-SGOI 구조는 상층 실리콘과 중간 절연막인 buried SiO2층 사이에 SiGe 층을 삽입하여 상층 실리콘의 구조를 strain 상태로 바꾸게 된다. ε-SGOI 구조는 inter-valley, intra-valley 산란을 감소시킴과 동시에 전자의 유효질량을 낮추어 일반적인 SOI 기반의 소자보다 캐리어의 이동도를 향상시킬 수 있다. 이러한 ε-SGOI 구조를 성립시킬 수 있는 방법에는 bonding, dislocation sink, condensation 방법이 있다. 이 중 condensation method가 bonding method나 dislocation sink method와 비교하여 가장 품질이 우수하고 cost effective한 relaxed SiGe-on-insulator의 제작 방법이다. Condensation 방법으로 제작된 ε-SGOI 웨이퍼는 bonding 방법에 비해 6배 이상, dislocation sink 방법에 비해 1.15배 이상 surface roughness가 개선되며, 공정시간은 bonding 방법에 비해 11배 이상, dislocation sink 방법의 1.5배 이상 단축되는 효과가 있다. 하지만 수많은 연구에도 불구하고 condensation 방법의 mechanism은 여전히 밝혀지지 않은 부분이 많다. 이 연구에서 우리는 실험을 통하여 발견된 SiGe 층의 strained 상태에서 relaxed 상태로 변화하는 condensation 방법의 mechanism과 그에 따른 공정 최적화에 대해 설명할 것이다. Relaxed SiGe-on-insulator를 제작하기 위한 condensation method에서는 oxidation time, SiGe의 농도, SiGe의 두께 그리고 마지막으로 oxidation의 온도가 중요한 파라미터로 작용한다. 결국 이 모든 조건을 고려하여 SGOI의 공정을 진행하여야 가장 최적화된 SGOI층을 만들 수 있다.; The condensation method to grow a strained SiGe layer-on-insulator (ε-SGOI) has attracted interests for the application of high speed complementary metal?oxide?semiconductor field-effect transistors (CMOSFETs) because of high quality properties and effective process cost. Although many reports presented its superiority in a device performance to bonding and dislocation sink technologies, the mechanism by which the condensation method produces ε-SGOI has also not been clearly explained and the surface properties have not been evaluated. Thus, we investigated condensation mechanism in detail by characterizing a surface property and Ge profile in SiGe layer. In this study, we refer about condensation mechanism. There are four states in SiGe layer during the condensation process is proceeding. The first states is that a SiGe layer on silicon-on-insulator layer was epitaxally grown. In the second states, diffusion of Ge atoms in SiGe layer into Si layer-on-insulator was generated and Ge atoms were segregated into only surface oxide. It was observed that Ge profile of SiGe layer was shown a less graded profile. And, in the third step, Ge atoms in SiGe layer into Si layer-on-insulator was diffused further than a first step did and Ge atoms were segregated into surface oxide. It was observed that Si layer was shown a fully graded profile. Lastly, in the fourth step, the diffusion of Ge atoms in SiGe layer into Si layer-on-insulator was finished completely and Ge atoms were segregated into both surface and buried oxides. It was confirm that Ge profile of SiGe layer was shown a Gaussian profile rather than a graded profile, and dislocation sink occurred. Therefore, our talk will focus on the explanation for the mechanism by which condensation method produces ε-SGOI via characterizing a surface property, oxidation temperature, post annealing, SiGe thickness, a remained Si thickness on insulator, and Ge concentration in SiGe layer.