FPGA를 이용한 Multi-carrier Multi-stage CFR의 구현

Abstract

CDMA 및 WCDMA 신호는 여러 종류의 오버헤드(overhead) 채널 신호와 사용자 데이터 신호(트래픽 채널 신호)가 더해짐에 따라 매우 큰 PAPR(Peak-to-Average Power Ratio)을 갖게 된다. 특히 Multi-carrier 시스템의 경우, 이러한 PAPR의 증가는 다수의 FA 신호들이 더해지면서 더욱 커지게 된다. 이러한 PAPR의 증가는 결국 전력 증폭기에서 더 넓은 선형 영역을 요구하게 되고 이에 따라 전력 증폭기의 가격을 상승시키거나 그렇지 않으면 전력 증폭기의 효율을 감소시키는 결과를 가져온다. 따라서 전력 증폭기의 가격을 낮추거나 효율을 증가시키기 위해서는 신호의 PAPR 감소는 필수적이라 할 수 있다. 때문에 저렴한 RF 증폭기를 사용하고 여러 명의 사용자를 수용하면서도 PAR을 줄일 수 있는 CFR(Crest Factor Reduction) 기술이 필요하게 되었다. 본 논문에서는 여러 CFR 알고리즘들을 살펴보았으며, 그 중 Multi-stage CFR 알고리즘을 실제 FPGA로 설계 및 구현하였다. 성능 측정 결과를 통하여 원하는 CFR 특성이 나옴을 확인하였으며, Multi-stage CFR 알고리즘을 FPGA로 설계 시 고려해야 할 주요 요소들을 확인할 수 있었다.; The CDMA and WCDMA signal have very big PAPR according to several kinds of overhead channel signals and user data signal (traffic channel signal) are added. In particular, in occasion of multi-carrier system, this PAPR's augmentation is grown more as many FA signals are added. This PAPR's increase brings to require wider linear region in power amplifier finally and raises the price of power amplifier accordingly or reduces efficiency of power amplifier. Therefore, to lower the price of power amplifier or to increase efficiency, PAPR decrease of signal is essential. Therefore, we need a CFR (Crest Factor Reduction) technology that can reduce PAR to use inexpensive RF amplifier and accommodates a number of user. In this thesis, We introduced about several CFR algorithms and about implementation contents and performance measure result of multi-stage CFR algorithm by FPGA. Finally, We drew about main factors to consider in implementation of multi-stage CFR using FPGA.