205 0

Back-gate coupling 방식을 이용한 다중밴드 Quadrature LC 전압제어발진기 설계

Title
Back-gate coupling 방식을 이용한 다중밴드 Quadrature LC 전압제어발진기 설계
Other Titles
A design of multi-band Quadrature LC VCO using back-gate A design of multi-band Quadrature LC VCO using back-gate
Author
박지현
Advisor(s)
김형동
Issue Date
2009-02
Publisher
한양대학교
Degree
Master
Abstract
본 논문은 CMOS 방식의 4상(四相) LC 전압제어 발진기의 설계에 대한 것으로 RF CMOS 공정의 TSMC 0.18㎛ 방식으로 설계하였다. 설계 목표 대역은 SDR(Software Defined Radio)에 응용 가능한 cdma2000 1x, WCDMA, WiBro의 3가지 밴드이다. 제안된 발진기는 모두 네 가지 방식으로 설계하였다. 첫째는 전류 미러 방식을 사용하지 않고, 직접 2개의 전압제어발진기를 접지로 연결하였으며, 두 번째는 2개의 차동 전압 제어 발진기에 전류 미러 방식으로 NMOS를 추가하였으며, 세번째는 서브-하모닉 혼합기와의 결합을 위해 동작주파수를 기준주파수의 1/2로 설계하였다. 그리고 마지막으로 제안한 방법은 서브-하모닉 혼합기와 LNA와의 결합을 위한 설계방식으로 앞의 세가지 방법은 광대역을 만족하기 위해 모스 바렉터와 외부 모스 스위치를 사용하였는데, 이 방식은 외부 모스 스위치의 사용 없이 모스 바렉터만을 사용해 광대역을 만족할 수 있게 설계하였다. 설계한 모든 방식은 4상(四相) 신호를 발생시키도록 하기 위하여 2개의 같은 구조의 차동 LC 전압 제어 발진기에 커플링 트랜지스터 대신에 NMOS의 body에 콘덴서와 저항을 이용해 구현하였다. 이 방식은 좋은 위상잡음을 얻기위해 공간을 많이 차지하는 인덕터를 사용한다는 단점을 가지고 있지만, 별도의 커플링 트랜지스터를 사용 하지 않음으로써 소모되는 전류를 낮출 수 있었으며, 트랜지스터에서 발생하는 위상잡음 특성을 개선할 수 있는 효과를 얻을 수 있었다.; A CMOS quadrature LC voltage controlled oscillator (LC QVCO) is designed in TSMC 0.18-㎛ RF CMOS Technology. The QVCO adopts NMOS back-gate coupling transistors and switched capacitors array. Back-gate coupling VCO reduces the power consumption and lowers phase noise. The VCO is designed in a half fundamental frequency band to drive sub-harmonic mixer. The proposed VCO covers three standards : cdma2000 1x (1.84 ~ 1.87 GHz), WCDMA (2.11 ~ 2.17 GHz), WiBro (2.3 ~ 2.4 GHz). In case of Ver1, the simulated phase noise is -104dBc at 100 kHz, -127.7dBc at 1 MHz, -147 dBc at 10 MHz, respectively. The proposed VCO consumes 4.8mA from a 1.8V supply voltage and operates with a frequency band from 1695 MHz to 3070 MHz. In case of Ver2, the simulated phase noise is -106.2 dBc @100 kHz , -124 dBc @1 MHz , and -131.1dBc @10 MHz ,respectively, The proposed VCO consumes 3.35mA from a 1.8V supply voltage and operates with a frequency band from 1730 MHz to 2700 MHz. In case of Ver3, the simulated phase noise is -107.1 dBc @100 kHz , -132.9 dBc @1 MHz , and -152.2 dBc @10 MHz ,respectively, The proposed VCO consumes 4.8mA from a 1.8V supply voltage and operates with a frequency band from 919 MHz to 1337 MHz. In case of Ver4, the simulated phase noise is -111.9 dBc @100 kHz , -134.1 dBc @1 MHz , and -148.6dBc @10 MHz ,respectively, The proposed VCO consumes 4.85mA from a 1.8V supply voltage and operates with a frequency band from 913 MHz to 1845 MHz.
URI
https://repository.hanyang.ac.kr/handle/20.500.11754/144779http://hanyang.dcollection.net/common/orgView/200000410505
Appears in Collections:
GRADUATE SCHOOL[S](대학원) > ELECTRONICS AND COMPUTER ENGINEERING(전자컴퓨터통신공학과) > Theses (Master)
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE