Wireless MAN/LAN 표준을 위한 다중 모드 지원 QC-LDPC 복호기 설계

Abstract

디지털 통신 시스템의 오류 정정 기법, 채널 코딩은 최근의 무선 통신 시스템에서 더 높은 신뢰성과 대량의 정보 서비스를 지원하기 위해 필수적인 기술이다. 이러한 오류 정정 부호로 높은 복호 성능과 병렬처리 구현의 용이함 때문에 최근 4세대 이동 통신 시스템에서 주목받고 있는 분야가 LDPC(Low-Density Parity-Check) 부호이다. 이러한 흐름에서 본 논문은 광대역 이동통신 시스템(Wireless Metropolitan Area Networks: WMAN)과 차세대 무선 랜(Wireless Local Area Network: WLAN) 표준의 채널 코딩 방식으로 채택되어 있는 LDPC 부호의 효율적인 복호기 설계 방법에 대해 제안한다. Wireless MAN/LAN 표준에서 정의된 채널 부호는 LDPC부호의 구조 중에서 다양한 크기의 부 행렬로 구성된 블록 단위의 QC-LDPC(Quasi-cyclic LDPC) 구조인데, 부호 율과 부호 길이에 따라 126가지의 다중 모드로 구성되어 있다. 이에 본 논문에서는 시스템 변수에 따라 고정된 하드웨어 구조에서 다양한 동작 모드를 지원하는 복호기의 구현 방법과 다양한 복호기 성능 향상 설계 기법들에 대해 연구하였다. 제안된 복호기는 부분 병렬 구조로 설계되었으며, 기반이 된 복호 알고리즘은 UMP-BP(Uniformly Most Powerful Belief-Propagation) 알고리즘이다. 복호기 설계에 있어서 연산 유닛들의 최적화 방안과 연산 유닛들 간의 효율적인 메시지 전달 네트워크, 복호 횟수를 동적으로 조정하여 불필요한 동작을 줄임으로써 소비되는 전력을 줄일 수 있는 방안, 그리고 복호 과정을 파이프라인 동작시켜 복호시간을 줄일 수 있는 방안 등에 대해서 제안하였다. 연구된 설계 방법들로 구현한 복호기를 성능 평가한 결과, LDPC 복호기의 연산 유닛, VNU(Variable Node operation Unit)와 CNU(Check Node operation Unit)의 하드웨어 로직을 공통적으로 사용하여 연산 유닛 면적을 약 33% 감소시켰으며, 조기 복호 종료(Early Stopping Strategy: ESS)모듈을 적용하여 낮은 SNR(Signal-to-Noise Ratio) 조건에서 복호기의 평균 동작 횟수를 감소시킴으로써 소모 전력을 최대 26% 감소시킬 수 있었다. 또한 패리티 검사 행렬을 블록 단위로 재배치시킨 후, 복호하는 방법을 통해 복호 연산을 파이프라인 동작시켜 복호시간을 약 25% 단축시켰다. 더불어 표준에 정의된 22가지 블록 크기를 모두 지원할 수 있는 메시지 전달 네트워크 설계 방법을 기존 방법들보다 저 복잡도로 구현하였음을 증명하였다. 제안된 설계 방법들로 구현한 복호기는 Wireless MAN/LAN 표준의 성능 기준을 만족시키면서 다양한 모드에 동일한 하드웨어 구조로 유연성 있게 동작 가능한 모델이다. 따라서 장차 차세대 방송시스템이나 네트워크 시스템 등의 채널 코딩 기법으로 적용되어 있는 QC-LDPC 부호에 대하여, 다중 모드 지원 복호기 설계 방법으로 매우 적합하다 할 것이다.|Forward Error Correction (FEC), also called channel coding, is an essential technique in modern wireless communication systems to support high-speed information services with reliability. Low-Density Parity-Check (LDPC) code, which is one of linear block codes, has attracted lots of attention because of its excellent error-correcting performance and suitability for parallel implementation. In this paper, we propose a novel multi-mode LDPC decoder design for Wireless Metropolitan Area Networks (WMAN) and Wireless Local Area Network (WLAN). In these systems, Quasi-Cyclic (QC) LDPC codes, which are described by sparse parity-check matrices comprising blocks of circulant matrices, are commonly used. Since there are multiple modes specified in Wireless MAN/LAN systems, including various block sizes and code rates, hardware implementation should be designed to be dynamically reconfigurable. The proposed decoder architecture has a partially parallel structure, which provides the best trade-off between the hardware cost and the system throughput. UMP-BP(Uniformly Most Powerful Belief-Propagation) algorithm is applied as the decoding algorithm. We propose four design techniques for QC-LDPC codes in Wireless MAN/LAN systems: 1) optimizing the node processing units; 2) flexible message-passing network for switching decoding messages; 3) early stopping strategy for flexible decoding throughput and low power consumption and 4) pipelined operations of processing units for increasing hardware utilization ratio and decreasing decoding latency. To minimize the area of node processing units, a resource sharing method between check node operations and variable node operations is proposed and as the result, the logic core size is reduced by 33% with little performance degradation. By exploiting the reconfigurable message passing network, messages to be decoded are routed in parallel while fully supporting 114 and 12 modes specified in wireless MAN/LAN system with less hardware complexity. Besides, the proposed early stopping strategy can dynamically adjust the number of iterations when dealing with communication channels of various SNR values, resulting in saving power consumption by 26%, and it is particularly effective in the low-SNR region. Finally, by reordering the parity check matrix for QC-LDPC codes, pipelined decoding mechanism is accomplished for node operation units, resulting in reduction of decoding latency by 25% compared with existing methods. The hardware utilization ratio is enhanced by 50% ~ 66.7%. Decoder for multi-mode QC-LDPC codes for Wireless MAN/LAN systems based on the proposed methods is implemented. For ECC of the next-generation broadcasting systems or network systems, this study for multi-mode QC-LDPC decoder is very significant for the flexible architecture and design techniques.; Forward Error Correction (FEC), also called channel coding, is an essential technique in modern wireless communication systems to support high-speed information services with reliability. Low-Density Parity-Check (LDPC) code, which is one of linear block codes, has attracted lots of attention because of its excellent error-correcting performance and suitability for parallel implementation. In this paper, we propose a novel multi-mode LDPC decoder design for Wireless Metropolitan Area Networks (WMAN) and Wireless Local Area Network (WLAN). In these systems, Quasi-Cyclic (QC) LDPC codes, which are described by sparse parity-check matrices comprising blocks of circulant matrices, are commonly used. Since there are multiple modes specified in Wireless MAN/LAN systems, including various block sizes and code rates, hardware implementation should be designed to be dynamically reconfigurable. The proposed decoder architecture has a partially parallel structure, which provides the best trade-off between the hardware cost and the system throughput. UMP-BP(Uniformly Most Powerful Belief-Propagation) algorithm is applied as the decoding algorithm. We propose four design techniques for QC-LDPC codes in Wireless MAN/LAN systems: 1) optimizing the node processing units