CMOS Layout을 이용한 Latch-Up 방지 기술에 대한 연구

Abstract

본 논문에서는 최근 개발 되고 있는 DTV(Digital TV)의 Panel을 구동시키기 위한 TCON용 Interface 회로 구조를 이용하여 마이크론 공정에서 수차례 실장을 한 경험을 토대로 신뢰도 높은 IP를 제작을 통해 서브 마이크론 공정에서 레이아웃 방법이 성능에 미치는 영향의 정도를 알아보았다. 서브 마이크론 공정에서 기존의 마이크론 공정에서 사용하던 레이아웃 방법과 본 논문에서 제안하는 레이아웃 방법을 비교 실험하였다. 실험 결과 기존의 레이아웃 방법으로 서브 마이크론 공정에서의 신뢰성은 많이 저하됨을 알 수 있었다. 반면, 서브 마이크론 공정에서 제안한 레이아웃 방법을 적용하였을 경우의 신뢰성은 마이크론 공정에서 기존 레이아웃 방법으로 검증된 신뢰성과 같은 결과를 얻을 수 있었다.