본 논문에서는 낮은 출력 임피던스를 갖는 small-gain stage들을 이용한 low drop-out(LDO) 레귤레이터를 설계하였다. 제안한 small-gain stage를 이용하여 설계한 LDO는 넓은 주파수 범위에서 높은 PSR특성을 얻었다. 그리고 전원전압 1.2V를 사용하는 0.13um CMOS 공정을 통해 설계를 하였다. 측정결과는 출력전류 범위 0~50mA 구간에서 최소 -49dB(2MHz 주파수 영역), -38dB(10MHz 주파수 영역)를 얻었다. 제안한 LDO는 무부하 조건에서 bandgap refrerence회로를 포함하여 대기전류가 65uA의 전류만을 소비하였다.