본 논문에서는 작은 면적을 통한 고속 인터페이스를 구현 가능하게 하는 3-D integration 방법 중 하나인 inductive-coupling link의 송수신 회로 설계에 대해 다루고 있다. 인터페이스 대역폭을 더 증가시키기 위한 방법으로 simultaneous bi-directional link 구조를 제안하여 1GHz의 clock signal을 통해 실질적인 data rate는 2Gb/s/link를 구현하였다. simultaneous bi-directional link 구조에 있어 필수적인 echo signal의 제거를 위한 송수신 회로가 설계되었다. CMOS 0.13μm 공정으로 설계 되었으며 전체 회로의 layout 면적은 300μm × 400μm이다.