오디오용 저전력 2차 델타-시그마 ADC설계

Abstract

현재 주요 전자 산업으로 일컬어지는 이동통신 및 홈 네트워크 시스템 분야에서는 영상 및 음성 신호들이 보다 세밀하고 정확하게 처리되기를 원하고 있다. 또한 휴대 및 이동에 편리하도록 소형화 및 저 전력 설계 측면도 요구되고 있다. 이와 같은 요구 사항들을 수용하기 위해 칩 설계자들은 다양한 기능의 IP들을 Soc(System on chip)화하여 하나의 칩 안에 구현하고 있다. 기존의 단일 IP로 처리하는 Soc 구현에서는 아날로그 신호와 디지털 신호간의 인터페이스 기술이 매우 중요시 되며, 이러한 역할을 담당하고 있는 ADC(Analog-to-Digital Converter)와 DAC(Digital-to-Analog Converter)는 광범위한 응용 분야에서 사용됨과 동시에 없어서는 안 될 IP가 되었다. 델타-시그마(delta-sigma) ADC의 특징은 아날로그 신호가 디지털 신호로 변환되는 과정에서 발생되는 에러(error)가 시스템의 입력으로 부 궤환(negative feedback)됨으로 인해 잡음 성형(noise shaping)이 가능하게 되고, 결국 출력에서는 입력 신호에 상응하는 높은 해상도를 갖는 디지털 신호를 얻을 수 있게 된다는 것이다. 이렇듯 델타-시그마 ADC는 좁은 대역에서 고해상도를 얻을 수 있다는 장점으로 인해 지난 수십 년 동안 오디오 처리 시스템에서는 오버샘플링(over-sampling) 델타-시그마 ADC가 주로 사용 되었다. 본 논문에서 음성용 기기에 적합한 델타-시그마 모듈레이터를 설계하였다. 고해상도, 저전력으로 설계하기 위해 2차의 CIFB 구조를 선택하였고, OTA의 출력 스윙을 최소로 하여 파워소모를 줄일 수 있도록 CIFB 구조의 계수를 최적화 하였다. 또한, 모듈레이터의 내부는 switched capacitor 구조를 사용하여 높은 sampling rate에서 해상도를 높이고 전력 소모를 최소화 하였다. 낮은 전력 소모로 높은 해상도를 필요로 하는 휴대용 오디오 기기 및 보청기 등의 의료기기와 같은 다양한 분야에서 활용이 가능할 것으로 생각된다. Switched capacitor에 사용된 증폭기는 2차 class-AB OTA구조 이고, 입력 단은 NMOS differential pair, common mode 전압은 0.6V 이다. 델타-시그마 모듈레이터는 0.13um 1-poly 6-metal CMOS 공정으로 제작 되었고, 10KHz의 신호대역 내에서 최대의 신호 대 잡음 비(SNR)은 81dB로 측정 되었다. 전체 회로의 전력 소모는 60uW이고, 칩 면적은 680um x 750um이다.