능동 국부 부궤환을 사용한 고선형성 캐스코드 증폭기

Abstract

본 논문에서는 능동소자를 사용한 국부 부궤환 기술을 이용한 고선형성 (High- Linearity) 구동증폭기 (Drive amplifier, DA)를 제안하였다. 고선형성이 요구되는 구동증폭기에서는 높은 선형성은 물론 대역 내에서 입출력 정합 또한 만족돼야 한다. 또한 증폭기의 특성상 어느 정도 수준의 증폭이득이 필요하다. 본 논문에서는 2.1 GHz 대역에서 증폭기의 특성이 입출력 정합 및 충분한 이득을 가지는 고선형성 구동 증폭기를 설계 및 제작하였다. Dong-bu 0.11-㎛ RF CMOS 공정으로 설계된 이 증폭기는 기존의 부궤환 기술의 특성을 이용하였다. 부궤환 구조로 구성된 구동 증폭기의 문제점을 해결하기 위해 부궤환 증폭기의 출력을 구동 증폭기의 입력이 아닌 캐스코드 (Cascode)를 구성하는 공통소스 (Common-source) 증폭기와 공통게이트 (Common-gate) 증폭기 사이의 노드로 연결하였다. 이런 기술로 회로를 구성하였을 때 부궤환 증폭기의 출력이 구동 증폭기의 입력에 직접 연결이 되어있지 않기 때문에 입력정합에 영향을 미치지 않는다. 또한 제안된 회로에서는 캐패시터와 인덕터를 사용하여 별도의 버퍼 (Buffer)단 없이 입출력 임피던스 정합을 했다. 본문에서 표현한 수학식들을 통해서도 알 수 있듯이 피드백단의 PMOS 공통소스 증폭기의 바이어스를 조절함으로써 주 증폭기의 고차항들을 상쇄시키기 때문에 이득의 감소를 최소화 하면서 고선형성의 특성을 얻을 수 있다. 모의 실험결과, 입출력 정합은 요구되는 대역에서 -10 dB 이하, 최대 이득이 7.53 dB, OP1dB가 +9.43 dBm를 얻었다. 또한 PMOS가 OFF 상태 (국부 부궤환 회로를 동작시키기 전)일 때 OIP3가 +12.1 dBm인 경우에 반해, ON 상태 (국부 부궤환 회로가 동작)일 때 +24.29 dBm으로 국부 부궤환 기술을 사용했을 경우에 OIP3가 +12.19 dBm 개선 됐음을 볼 수 있었다.