Experimental High-Frequency Characterization for Signal Integrity Verification of Integrated Electronic Systems

Abstract

This dissertation deals with the experimental high-frequency characterization for signal integrity verification of integrated systems. A transmission line parameter determination technique based on scattering parameter measurement is proposed. By using low-frequency characteristic impedance and propagation constant, the dielectric loss characteristic of the substrate is experimentally determined. Capacitance parameter which is a relatively weak function of frequency is determined from the lines of various lengths having different resonance frequencies. Then the resonance-free characteristic impedance can be readily determined. The extracted parameters not only reflect practical circumstances but also agree with the ideal transmission line characteristics. The advantages of the proposed technique are; it can be programmed to automation since the procedure is systematic from the measured data to the parameter determination; and that the loss mechanisms (the conductive and dielectric loss) of transmission line can be separately evaluated. Besides signal integrity verification, TRL calibration is the one of the application areas of the accurate interconnect characterization technique. In TRL calibration, to transform the calibration reference impedance into standard impedance (i.e., 50 ohm), the characteristic impedance of LINE-standard is essential. The test patterns for TRL calibration are fabricated using CMOS 0.18 μm process and measured by using the proposed technique. A new dielectric characterization technique for multi-layered mixed material is presented. Today’s high-performance electronic system is 3-dimensionally integrated. As multi-layer structure, vertical interconnection (e.g., through hole via) is necessary to connect the layers. Thus, in order to evaluate the via effect on signal integrity, experimental via characterization technique is proposed. The test patterns including vias are designed and fabricated using package process. The via inductance and capacitance are determined by using the equivalent circuit of pi-model and measured network parameters. Since the vias penetrate reference planes, parallel-plate resonance is induced. The resonance frequencies can be estimated by waveguide theory and analysis the measured data for transmission line with vias. The resonances are modeled with parallel resonant circuit. By combining the resonant circuit, via parameters, and transmission line parameters, the complete via model is developed. Finally, it is shown that the via effect on signal integrity of high-speed differential signaling can be efficiently evaluated by using the proposed via model. |본 박사학위 논문에서는 집적전자시스템의 시그널 인테그러티를 위한 고주파 실험적 특성화 기술에 대한 연구를 수행하였다. 산란계수 측정을 기반으로 새로운 전송선 파라미터 추출 기술을 제안하였다. 저주파 영역의 특성임피던스와 전파상수를 이용하여 기판의 유전손실 특성을 실험적으로 결정하고, 상대적으로 주파수 종속특성이 약한 커패시턴스는 공진 주파수가 다른, 여러 길이의 배선을 이용하여 결정하였다. 이를 통해 측정 주파수 대역에서 공진효과를 제거한 특성임피던스를 결정하고, 실험적으로 결정된 파라미터가 실제 현상을 반영할 뿐만 아니라 이론적으로 예측된 전송선 특성을 만족시키는 것을 보였다. 제안된 기술은 측정 데이터로부터 파라미터를 추출하는 과정이 체계적이므로 자동화가 용이하고, 배선에서의 발생하는 전도성 손실과 유전 손실을 분리할 수 있는 장점이 있다. 배선 특성화 기술은 시그널 인테그러티 검증에 유용하게 사용될 수 있을 뿐만 아니라 또 다른 중요한 응용분야로서 집적전자시스템의 구성요소의 특성을 정확히 측정하기 위한 TRL 캘리브레이션의 필수 조건이다. 온-칩 손실 기판에 적용할 수 있는 유전물질 특성화 기술을 제안하고, 산란계수의 기준 임피던스를 표준임피던스인 50 옴으로 변환하기 위해 라인의 특성임피던스를 실험적으로 결정하여 온-웨이퍼 TRL 캘리브레이션 적용 예를 보였다. 3차원으로 집적된 고성능 전자시스템은 다층구조로서 층간 연결을 위한 수직 배선인 비아(via)를 포함한다. 비아가 시그널 인테그러티에 미치는 영향을 평가하고 설계에 반영하기 위한 실험적 비아 특성화 기술을 제안하였다. 비아를 포함하는 테스트 패턴을 패키지 공정을 이용하여 제작하고 측정된 네트워크 파라미터와 파이-모델 등가회로를 이용하여 비아 파라미터를 결정하였다. 파워/그라운드 면을 수직으로 통과하는 비아로 인해 발생하는 공진주파수를 도파로 이론 및 비아를 포함하는 배선의 측정데이터 분석을 통해 예측하였다. 공진효과는 병렬공진회로로 구성하고 실험적으로 결정된 비아 모델과 전송선 파라미터를 조합하여 비아의 특성을 정확히 반영할 수 있는 회로모델을 개발하였다. 마지막으로 개발된 비아 모델을 이용하여 고속 신호전송을 위한 차동배선에서 비아가 시그널 인테그러티에 미치는 영향을 효율적으로 평가할 수 있음을 보였다.; and that the loss mechanisms (the conductive and dielectric loss) of transmission line can be separately evaluated. Besides signal integrity verification, TRL calibration is the one of the application areas of the accurate interconnect characterization technique. In TRL calibration, to transform the calibration reference impedance into standard impedance (i.e., 50 ohm), the characteristic impedance of LINE-standard is essential. The test patterns for TRL calibration are fabricated using CMOS 0.18 μm process and measured by using the proposed technique. A new dielectric characterization technique for multi-layered mixed material is presented. Today’s high-performance electronic system is 3-dimensionally integrated. As multi-layer structure, vertical interconnection (e.g., through hole via) is necessary to connect the layers. Thus, in order to evaluate the via effect on signal integrity, experimental via characterization technique is proposed. The test patterns including vias are designed and fabricated using package process. The via inductance and capacitance are determined by using the equivalent circuit of pi-model and measured network parameters. Since the vias penetrate reference planes, parallel-plate resonance is induced. The resonance frequencies can be estimated by waveguide theory and analysis the measured data for transmission line with vias. The resonances are modeled with parallel resonant circuit. By combining the resonant circuit, via parameters, and transmission line parameters, the complete via model is developed. Finally, it is shown that the via effect on signal integrity of high-speed differential signaling can be efficiently evaluated by using the proposed via model.