Test mechanism for reducing the power consumption during the modular test

Abstract

Recent applications require diverse functions with low power consumption, accordingly it becomes important to design and manufacture high density and low power semiconductor ICs. It produce activation of 3D-IC over existing 2D-IC. The high-density 3D-IC over 2D-IC can be a good solution, however, efficient testing of low power 3D-IC device becomes a big hurdle. Multiple power domain design is often used to reduce the power consumption of IC in the common semiconductor. Existing scan test did not consider the multiple power domain due to across-the-board power supply. In this paper, we proposed a novel modular scan test technique considering the multiple power domain by merging the modular test method and domain control technique of IEEE std.1149.1-2013. Using this architecture on the open circuit, the power consumption on test mode was reduced about 12 percents. If it is used on manufacturing the 3D-IC, this would contribute to the market competitiveness through reducing the test power and cost.|최근 다양한 기능을 요구하는 어플리케이션 칩의 수요 증가 및 반도체 제조 공정의 발달은 반도체 칩의 회로 집적 규모를 크게 증가시키고 있으며, 기존 2차원 반도체의 수준을 넘어 3차원 반도체 설계 기술의 도입을 활성화 시키고 있다. 고집적된 반도체 칩은 다양한 기능을 수행할 수 있지만 기능 동작 중에 발생하는 전력 소모 역시 증가하게 되어 반도체 칩의 신뢰성을 하락 시킬 수 있다. 다중 전원 영역 설계 기술은 반도체 칩의 전력 소모를 감소시키는 저전 력 설계 기술로 상용 반도체 칩에서 널리 사용되고 있다. 기존 스캔 테스트 방식은 반도체 칩의 다중 전원 영역에 대한 고려를 할 수 없으며 일괄적으로 전력 공급원을 사용하기 때문에 다중 전원 영역 검증에 대한 한계를 가지고 있다. 따라서 본 논문에서는 IEEE std. 1149.1-2013의 전원 영역 제어 기술과 모 듈러 테스트 기술을 병합함으로써 반도체 칩의 다중 전원 영역을 고려하는 모 듈러 스캔 테스트 기술을 제안한다. 제안한 구조를 open circuit에 적용함으로 써 테스트 전력 소모를 약 12% 이상 절감하였다. 본 기술은 향후 3차원 반도 체 제조에 있어 테스트 소모 전력 및 비용 감소를 통해 시장 경쟁력을 갖추는 데 기여 할 것으로 예상한다.; Recent applications require diverse functions with low power consumption, accordingly it becomes important to design and manufacture high density and low power semiconductor ICs. It produce activation of 3D-IC over existing 2D-IC. The high-density 3D-IC over 2D-IC can be a good solution, however, efficient testing of low power 3D-IC device becomes a big hurdle. Multiple power domain design is often used to reduce the power consumption of IC in the common semiconductor. Existing scan test did not consider the multiple power domain due to across-the-board power supply. In this paper, we proposed a novel modular scan test technique considering the multiple power domain by merging the modular test method and domain control technique of IEEE std.1149.1-2013. Using this architecture on the open circuit, the power consumption on test mode was reduced about 12 percents. If it is used on manufacturing the 3D-IC, this would contribute to the market competitiveness through reducing the test power and cost.