높은 PSRR을 갖는 Low-Dropout(LDO) 레귤레이터

Abstract

IoT 산업이 빠르게 성장하면서 전원 관리 집적회로의 중요성이 부각되고 있다. 본 논문에서는 리플 Subtractor, 피드 포워드 커패시터, OTA를 이용한 LDO 구조를 제안한다. 이를 통해 10MHz가 넘는 고주파 영역에서도 –40dB 이상 높은 전원전압 제거비(PSRR)를 얻었다. 설계된 Low-Dropout(LDO) 레귤레이터는 0.18 CMOS 공정에서 설계되었으며 시뮬레이션 결과 PSRR은 부하 전류 40mA, 500kHz에서 –73.4dB다. 최대 구동 가능 전류는 40mA이다.;As IoT industry are growing fast, The importance of power management system is also being magnified. CMOS High power-supply rejection ratio(PSRR) Low-dropout(LDO) regulator is achieved by the proposed ripple Subtractor, Feed-forward capacitor and OTA in this paper. The LDO is implemented in 0.18- CMOS technology. With the proposed structures, in the maximum loading of 40mA, Simulation result achieves PSRR of –73.4dB at 500kHz and PSRR better than –40dB when frequency is below 10MHz with 6.8- output capacitor.