하드웨어 트랜잭셔널 메모리에서의 충돌 관리

Abstract

본 연구에서는 시그니처(signature) 기반의 이거(eager) HTM의 성능을 개선하기 위하여 거짓 충돌을 줄이기 위한 두 가지 방법과 트랜잭션의 컨커런시(concurrency)를 개선하기 위한 한 가지 방법을 제안하였다. 우선 대부분의 충돌이 비교적 소수의 공유 데이터 주소에서 발생한다는 관찰을 기반으로, 충돌이 발생한 주소를 충돌 주소 버퍼(conflict address buffer; CAB)에 저장하고 이 주소들에 대해서는 보다 정확한 충돌 감지를 수행함으로써 거짓 충돌을 감소시키는 방법을 제시하였다. 다음에는, 보다 적극적인 방법으로써, 각 트랜잭션이 실행 중에 접근한 모든 캐시 데이터 블록들을 추적하고 이 정보를 바탕으로 거짓 충돌을 발견하고 제거하는 방법을 제시하였다. 마지막으로 이거 HTM의 프레임웍(framework)을 그대로 유지하되, 트랜잭셔널 쓰기 버퍼(transactional write buffer; TWB)를 사용하여 트랜잭셔널 쓰기(transactional write)를 레이지(lazy) 방식으로 처리함으로써, 트랜잭션 컨커런시를 개선하기 위한 방법을 제안하였다. 제안한 방법들의 성능은 16개의 코어(core)로 구성되고 또한 코어 별로 각각 2K 비트(bit)의 읽기 및 쓰기 시그니처를 사용하는 LogTM-SE 시스템에서 STAMP 벤치마크를 이용하여 평가하였다. 거짓 충돌의 억제를 위해 제안한 방법들을 평가한 결과, 상당히 작은 CAB를 사용해도 좋은 효과를 얻을 수 있었다. 구체적으로, 4개의 엔트리를 갖는 CAB를 사용하는 경우, 전체 전체 시스템의 성능은 평균 9.4% 향상된다. 캐시 접근 이력을 사용하는 방법은 보다 더 효과적이었으며, 이 방법을 사용하면 전체 시스템의 성능은 평균 20.6% 향상된다. 거짓 충돌의 감소가 실행 시간에 미치는 영향은 어플리케이션의 특성에 따라 다르며, 제안한 방법들은 모두 중간 수준의 트랜잭션간의 컨텐션(contention)을 보이는 Yada 및 Vacation에서 가장 효과적이다. 트랜잭션의 컨커런시를 높이기 위해 제안한 방법을 평가한 결과, 16 개의 엔트리를 가진 TWB를 사용할 경우 HTM 시스템의 성능이 평균 25.9% 향상된다. 중간 이상의 컨텐션을 갖고 있는 모든 어플리케이션(Bayes, Labyrinth, Intruder, Yada, Vacation)에서는 HTM의 성능이 상당히 향상된다. 제안한 방법들은 기존의 메모리 시스템의 설계 변경을 필요로 하지 않으며, 이들 방법들은 LogTM-SE와 같은 이거 HTM를 지원하는 멀티코어 프로세서의 성능을 향상시키는데 사용할 수 있다.