21 0

100MHz-1.2GHz 위상고정 시간이 빠른 새로운 듀얼 슬로프 위상고정루프

Title
100MHz-1.2GHz 위상고정 시간이 빠른 새로운 듀얼 슬로프 위상고정루프
Other Titles
An 100㎒-1.2㎓ Fast Locking Phase-Locked Loop Using a New Dual-Slope Phase Frequency Detector and Charge Pump Architecture
Author
김희준
Issue Date
2007-12
Publisher
한양대학교 공학기술연구소
Citation
공학기술논문집, v. 16, Page. 47-53
Abstract
본 논문은 고속 위상 고정이 가능한 새로운 듀얼 슬로프 위상고정루프를 제안한다. 기존의 듀얼 슬로프 위상고정루프는 각각 2개의 전하펌프와 위상 주파수 검출기로 구성되었다. 본 논 문에서는 위상차에 따라 전하펌프의 전류를 조절해 하나의 전하펌프와 위상 주파수 검출기만 으로 듀얼 슬로프 위상고정루프를 구현하였다. 제안된 회로는 0.35㎛ CMOS 공정 파라미터 값 으로 HSPICE 시뮬레이션을 수행하여 회로의 동작을 검증하였다. 제안된 듀얼 슬로프 위상고 정루프의 위상 고정 시간은 2.2㎲로 단일 슬로프 위상고정루프의 위상 고정 시간인 7㎲보다 개 선된 결과를 얻었다. This paper presents a new fast locking dual-slope phase-locked loop. The conventional dual-slope phase-locked loop consists of two charge pumps and two phase-frequency detectors. In this paper, the dual-slope phase-locked loop was achieved with a charge pump and a phase-frequency detector as adjusting a current of the charge pump according to the phase difference. The proposed circuit was verified by HSPICE simulation with a 0.35㎛ CMOS standard process parameter. The phase locking time of the prosed dual-slope phase-locked loop was 2.2㎲ and that of the single-slope phase-locke loop was 7㎲.
URI
http://riet.hanyang.ac.kr/index.php?mid=journal&category=209&document_srl=220http://repository.hanyang.ac.kr/handle/20.500.11754/107553
Appears in Collections:
COLLEGE OF ENGINEERING SCIENCES[E](공학대학) > ELECTRICAL ENGINEERING(전자공학부) > Articles
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE