오프셋 보정을 위한 자가보정 파이프라인 아날로그-디지털 변환기

Abstract

Fine ADC의 무리하게 작은 LSB voltage를 요구하는 스펙의 요구사항을 풀어줄 수 있는 interstage 앰프는 하나의 stage의 gain offset error를 발생시키는 주원인이며, 이는 ADC 전체 성능을 심각하게 악화시키는 결과를 초래한다. 특히, residue 신호의 레벨을 위 또는 아래로 이동시키며, 결국엔 sampling에 의해 clip현상이 발생하여, ADC의 nonlinearity를 증가시킨다. 본 논문에서는 복잡한 회로없이 간단한 연산만으로 gain offset error를 줄이는 background-calibration 방법을 제안한다. Gain offset error는 각 stage에서 발생하며, 이는 모두 합쳐져 마지막 stage에 나타나게 된다. 이러한 gain offset error의 관계를 바탕으로 체계적인 분석방법으로 각 stage의 gain error을 알아낼 수 있다. 알아낸 gain offset error값들을 이용해 간단히 calibrated gain offset을 구할 수 있고, 이를 interstage 앰프의 reference voltage input 대신 사용한다. 그렇게 되면 gain offset은 보정이 되어 ADC성능을 개선시키게 된다. 본 논문에서 제안한 방법의 성능을 평가하기 위해, 3개의 stage와 backend ADC로 구성되는 15-bit pipelined ADC를 모델링하여 제안하는 방법을 적용하였다. ADC 출력은 Nyquist 샘플링 방식으로 1MSPS의 샘플링 속도로, 2^16개의 sample을 측정했다. 이 모델에서 gain offset은 error를 포함하여 3개의 stage에 각각 -0.125 V, 0.25 V, 0.125 V로 셋팅하였다. Simulation결과는 56.86 dB에서 92.02 dB로 SNR이 증가하였음을 보여주었고, THD도 58.86 dB에서 123.83 dB로 개선되었다.; An interstage amplifier, which alleviates stringent conditions of extremely small level of LSB voltage in a fine ADC, is a root-cause to introduce a gain offset error in a single stage, resulting in serious issues in the overall performance of an ADC. In particular, the gain offset shifts the level of a residue signal, which would eventually cause the clipped part by sampling. It mainly leads to nonlinearity of the ADC performance. In this thesis, a digital background-calibration method is proposed to mitigate a gain offset error by using simple calculation without complicated circuitry. A gain offset error is incurred in each stage, and thus their accumulated errors are exhibited in the last stage. Individual gain errors can be quantified, based on the systematical analysis of a gain error present in each stage. The calibrated gain offset can be identified using the previously obtained values, simply. The calibrated gain offset values can then replace the reference voltage of each interstage amplifier, thereby enhancing the gain offset performance. The performance of the proposed calibration technique has been validated in experiments using a 15-bit pipelined ADC consisting of 3 stages and backend ADC. Nyquist sampling was conducted to capture 2^16 samples from an ADC at 1 MSPS of sampling frequency. Defective gain offsets were set on -0.125 V, 0.25 V, and 0.125 V for all three stages, respectively. The behavioral simulation results showed the enhancement of signal-to-noise-ratio (SNR) from 56.86 dB to 92.02 dB, and total-harmonic-distortion (THD) from 58.86 dB to 123.83 dB.