Split구조 기반 자가보정 파이프라인 아날로그-디지털 변환기

Abstract

Pipelined analog-to-digital-converter (ADC)의 전체 성능을 결정하는 multiplying-digital-to-analog-converter (MDAC)에 있어, capacitor mismatch 문제는 양산과정에서 빈번하게 발생되는 심각한 문제로 자리잡아 왔고, 이는 ADC의 선형성을 크게 낮추는 등 생산 수율 등의 심각한 문제로 이어져, 반도체 기업들의 주요한 관심사가 되어 왔다. 본 논문에서는 효율적인 background calibration 기술을 개발하고 이를 ADC 설계단계에 적용하므로서, capacitor mismatch 문제의 해결방법이 제안된다. Split 구조 기반의 pipelined ADC를 설계해서 각 stage마다 두 channel의 디지털 출력신호를 얻는다. 이 출력신호는 해당 channel의 stage내에서 발생한 비선형성 성분이 nominal output과 correlation를 나타낸다. 만일 이 두 출력신호의 차이가 0이라면, 이 두 channel을 하나의 시스템으로 보았을때 선형적이라고 할수 있다. 따라서 두 출력신호의 차이를 구하여 비선형성의 크기로 고려할 수 있으며, 이와 동일한 방식으로 모든 stage마다 두 디지털 출력신호 값을 구할 수 있고, 간편한 수식계산을 위해 adaptive filter 또는 least-mean-square (LMS)을 기반으로 한 Jacobi iterative method를 이용한다 [11-12]. 이 method를 이용해 얻어진 correlation equation들은 split 구조의 pipelined ADC의 각 stage별 비선형성, 디지털 출력신호, 그리고 MDAC내의 capacitor값들의 correlation을 나타낸다. 이를 연립방정식 형태로 해를 구해 비선형성을 최소화 하는 capacitor값들, 즉 보정된 capacitor의 값들을 구할수 있고, MDAC의 가변형태의 capacitor값을 수정하여 자가보정의 과정을 마친다. 제안하는 자가보정방법은 기존의 방법들보다 적은 연산량으로 동일한 효과를 가질수 있고, 자가보정 기술이 짮은 processing time을 성능의 최우선으로 고려한다는 점에서, 본 논문에서 제안하는 방법은 상당히 효과적인 방법이라 할수 있다. Behavioral simulation 결과에서, total-harmonic-distortion은 56.8 dB의 향상을 보였고, differential nonlinearity 또한 0.5 LSB의 개선을 보였다.; The capacitor mismatch often results from the fabrication process, for a multiplying-digital-to-analog-converter (MDAC), which determines the overall performance of a pipelined analog-to-digital-converter (ADC). Moreover, because this issue significantly degrades the linearity of an ADC resulting in serious yield loss, chip makers have been suffered from it. In this thesis, an efficient self-calibration technique is proposed to mitigate the capacitor mismatch by applying the simple background calibration method in design phase of an ADC. A pipelined ADC is designed based on the split configuration in the proposed scheme, where two identical channels are symmetrically designed, and then two sets of digital output codes are obtained from the same level stage of two channels. Each set of output codes represents the correlation between nominal outputs and nonlinear components of a corresponding stage. If value differences between those two sets can be quantified, then zero difference simply indicates that two channels as a single unit are linear. Thus, value differences measure the nonlinearity of each stage in an ADC. The identical process can be processed for each stage between two channels. The aforementioned value differences from all the stages are obtained, and Jacobi iteration method [11-12] is employed to easier calculate the calibrated capacitors using the value differences, where the adaptive filter and the least-mean-square are based to derive a Jacobi iteration method. The equations obtained from Jacobi iteration method exhibit the correlation between nonlinearity, digital output codes, and capacitor values of MDAC in individual stages of a split-based pipelined ADC. The equations are solved to obtain capacitor values to minimize nonlinearity of each stage, which is also the calibrated capacitor values. Those new capacitor values are applied to those in MDAC of each stage for the background calibration process. The proposed scheme requires the short processing time, providing the results with the identical calibration accuracy to previous works, and thus this scheme is further efficient in fact that processing time is one of key specifications of the self-calibration area. Behavioral simulation results showed the increase by 56.8 dB in the total-harmonic-distortion and the decrease by 0.5 LSB in the differential nonlinearity.