결정화 공정을 이용한 단결정 트랜지스터의 전기적 특성에 관한 연구

Abstract

정보화된 현대 사회에서의 휴대성과 편리성을 추구하는 기술 수요의 증가로 이 부분에 대한 투자가 가속화 되고 있고, 이에 따라 차세대 전자소자는 초경량, 초정밀, 초저전력 소모 구현을 위해 연구 개발되고 있다. 이러한 전자소자 구현을 위해서 단순·저온 공정이 가능한 유기물의 사용은 핵심 사항이며, 제조 공정을 단순화시키고, 생산 비용을 절감시키기 위해 스핀 코팅, 스크린 프린팅 및 잉크젯 프린팅 등의 용액 공정 기술 개발이 필요하다. 그러나 용액 공정으로 제작된 소자는 낮은 유기분자 정렬 특성에 기인하여 진공 증착 방식을 통해 제작된 소자에 비해 성능이 저하되므로 이를 개선하기 위한 방안 마련이 절실히 요구된다. 이러한 전자소자의 특성은 단위 계면 조건 및 박막 성장 방법 제어를 통해 유기분자의 정렬도를 높임으로써 현저히 향상될 수 있으며, 소자 로서의 다양한 기능성을 부여하기 위해서는 반드시 이러한 기술들이 특정 영역에 대하여 선택적으로 적용될 수 있어야 한다. 이는 유기 합성물과 계면 사이에 존재하는 다양한 물리적, 화학적 상호 작용 및 계면 효과에 대한 과학적인 이해와 함께 이를 제어할 수 있는 계면 처리 기술 및 선택적 고착화 기술이 병행되어야 함을 의미한다. 본 논문에서는 용액 공정을 이용한 고분자 절연층을 갖는 Coplanar 구조의 TIPS-pentacene 단결정의 트랜지스터 특성을 연구하였다. Top-gate 구조의 유기 트랜지스터 제작에 앞서 유기 반도체인 TIPS-pentacene의 결정을 형성하였다. 본 연구에서 형성한 TIPS-pentacene 결정의 두께는 2 μm ~ 20 μm 사이로 매우 두껍게 성장한다. 이러한 TIPS-pentacene 단결정의 두꺼운 두께로 인해 다음 공정인 소스-드레인 전극 증착 시 전극이 끊어지는 문제점 발생시킨다. 이를 해결하기 위해 UV 경화성 접착 물질인 NOA-68(Norland Products Inc.) 을 사용해 두꺼운 결정의 단차를 해결하는 공정을 진행하였다. 이후 단차를 해결한 결정 위에 열 증착법을 이용하여 전극을 형성하고 고분자 절연체를 사용해 코플라나 구조로 소자를 형성하였다. 이로써 제작된 소자들의 전기적 특성을 확인한 결과 단결정 유기 반도체를 사용해 제작된 TIPS-pentacene TFT의 전계 효과 이동도와 문턱전압, 그리고 전류 점멸비는 각각, 약 0.69 cm^2/Vs, -12 V, 2.0×10^4 로써 본 연구에서 제안된 소자가 용액 공정형 Top-gate 유기 트랜지스터 소자로서 우수한 성능을 나타냄을 알 수 있었다.; With the increasing of technology demand for portability and convenience in informationized modern society, investment in this area is accelerating. As a result, next generation-electronic devices are being researched and developed for ultra light, ultra precision and ultra low power consumption. In order to realize such an electronic device, the use of organic materials which are capable of simple and low-temperature processes is a key issue. Besides, in order to simplify the manufacturing process and reduce the production cost, it is necessary to develop a solution process technique such as spin-coating, screen-printing and inkjet-printing. However, since the device fabricated by the solution process has a lower performance than the device fabricated through the vacuum deposition process due to the low organic molecular alignment characteristic, it is urgently required to plan a solution for the improvement. The characteristics of such an electronic device can be remarkably improved by increasing the degree of alignment of organic molecules through control of a unit interface condition and a thin-film-growth method. As an transistor element to give various functions, these techniques can be selectively applied to a specific region. This implies that a scientific understanding of the various physical and chemical interactions and interfacial effects present between the organic compound and the interface must be combined with the interfacial processing and selective fixing techniques that can control it. In this paper, the transistor characteristics of a single crystal TIPS-pentacene of coplanar structure with a polymer insulating layer using a solution process are studied. Crystals of TIPS-pentacene were formed prior to top-gate structure organic transistors. The thickness of the TIPS-pentacene crystals formed in this study is very thick, ranging from 2 μm to 20 μm. Due to the thick thickness of the single crystal TIPS-pentacene, the electrode is broken when the source-drain electrode is deposited subsequently. In order to solve this problem, NOA-68 (Norland Products Inc.), a UV curing adhesive material, was used to solve the difference thickness of crystals. After the problem was solved, electrodes were formed by thermal evaporation method, and a device was formed with a coplanar structure by using a polymer insulator. The field effect mobility, threshold voltage, and current On/Off ratio of the TIPS-pentacene TFT fabricated by using a single crystal organic semiconductor were about 0.69 cm^2/ Vs, -12 V, and 2.0 × 10^4, respectively. It was found that the device proposed in this study exhibited excellent performance as a top-gate organic transistor device by using the solution processing method.