Study of ternary TaAlN metal gate electrode using atomic layer deposition and MOS device application

Abstract

High-k/metal gate 스택 기술은 지속적으로 미세화가 이루어지는 MOS 소자의 낮은 전력 소모와 고성능을 달성하는 데 크게 기여하였다. 이 기술에서 핵심이 되는 요소는 금속 게이트 전극으로 유효일함수 제어를 통하여 CMOS 소자 성능에 중요한 문턱 전압을 결정하는 것이다. 이는 n채널 MOS 소자와 p채널 MOS 소자 각각에 적합한 유효일함수를 갖도록 금속 게이트 전극 기술 개발의 필요성을 의미한다. 대표적인 미드갭 물질으로 질화 티타늄 또는 질화 탄탈륨 및 이를 응용하는 게이트 전극 형성 및 MOS소자 구현 연구가 주로 진행되었다. 그 과정에서, PMOS 소자에 적합한 일함수를 갖기 위하여 두께를 증가시키는 방법이 연구되었으나, 이는 극미세화가 필요하고 복잡한 구조로 구성되는 핀펫이나 게이트 올 어라운드 트랜지스터에 적용하기 어렵다. 또한 도핑을 통하여 PMOS를 위한 높은 일함수를 가질 수 있는 알루미늄-질화 티타늄은 알루미늄 원소로 인하여 상대적으로 열적 안정성이 높아지지만, 금속 게이트 전극에 별도의 도핑 공정을 적용하는 기술은 조성 제어가 매우 어렵고, 유효일함수 및 문턱 전압의 열적 안정성과 낮은 비저항을 비롯한 전기적 특성을 동시에 확보하기 힘들다는 이슈가 있다. 본 연구에서는 3차원 미세 구조로 발전하고 있는 반도체 기술에 대응 가능한 원자층 증착법을 통해, 높은 열적 안정성과 낮은 비저항 달성이 가능한 질화 탄탈륨에 알루미늄 도핑 또는 질화 알루미늄 비율을 제어하여 PMOS 소자에 적합한 높은 일함수를 가질 수 있는 알루미늄-질화 탄탈륨 금속 전극과 MOS 소자 응용에 대한 연구를 수행하였다. 제2장에서는 TBTDET 탄탈륨 전구체와 TMA 알루미늄 전구체 그리고 이와 반응하는 암모니아 가스를 사용하여, 질화 탄탈륨과 질화 알루미늄을 원자층 공정으로 교대 증착하는 슈퍼 사이클을 통하여, 알루미늄-질화 탄탈륨 박막을 형성하였다. 질화 탄탈륨과 질화 알루미늄 비율을 1:5까지 증가시켜 슈퍼사이클에 의한 원자층 증착을 하였을 때, 비저항은 10 nm 기준으로 163에서 1776 μΩcm 까지 증가하지만 산업분야에서 적용 가능한 것으로 알려진 약 2000 μΩcm 이하 값을 나타내면서, 유효일함수는 약 5.1 eV까지 증가하였다. 이러한 알루미늄-질화 탄탈륨 금속 전극의 조성 제어를 통한 유효일함수 증가는 주로 강한 알루미늄과 산소 결합에서 비롯된 것으로 XPS 픽 분석을 통해 확인되었다. MOS소자에서 게이트 금속 전극 위에 캡핑 층을 알루미늄 또는 텅스텐을 사용하였을 때, 전자의 경우 상대적으로 산소를 흡수하고, 계면에서의 oxygen scavenging 현상을 촉진하고, 후자는 상대적으로 산화에 더 안정한 특성을 나타낸다. 포밍 가스 분위기 (400°C, 30분) 열 처리 후, 수소가 탄소와 반응하여 휘발되는 특성을 바탕으로 금속 게이트 박막 내 탄소 관련 결합이 감소하여, 유효일함수가 증가하는 메커니즘을 규명하였다. 제3장에서는 Ta 전구체를 탄소가 없는 TaCl5로 변경하여, 원자층 알루미늄-질화 탄탈륨 게이트 전극 형성 연구를 수행하였다. TaCl5-TMA-NH3 공정을 통하여 TMA 주입 시간을 0.25s 까지 증가시킴에 따라서, 비저항은 박막 두께 10nm 기준으로 최대 381 μΩcm 이하를 나타내고, 게이트 전극의 유효 일함수는 알루미늄 도핑 전 미드갭에서부터 실리콘의 가전자대에 근접하는 약 5 eV 내외의 값을 나타낸다. 이는 알루미늄 원소가 질화-탄탈륨에 도핑이 강화됨에 따라서, 게이트 스택에서의 알루미늄 산화물 쌍극자가 형성되는 메커니즘 차이를 만든다. HfO2 유전체 경우에는 SiO2 와의 계면에 형성되며, SiO2 유전체에서는 금속 전극과의 계면과 인접하여 형성됨으로써, 유효일함수 증가 현상을 설명할 수 있다. 보충 결과로서 TBTDET 전구체와 동일하게 TaCl5을 적용하여 질화 탄탈륨과 질화 알루미늄을 원자층 슈퍼사이클로 형성하여 비교하였을 때, Ta 프리커서로부터 비롯되는 탄소 영향을 비교적 적게 받기 때문에 더 낮은 비저항 달성이 가능하지만, 유효일함수 측면에서는 이보다 낮게 나오는 결과 확인되었고, 이는 화학적으로 알루미늄과 산소양이 게이트 금속 내에서 더 적은 것으로 확인되었다. 제4장에서는 공정 미세화에 따라, 회로 부문에서 sub-threshold 누설 전류가 오프 상태에서 중요한 이슈가 됨에 따라서, 이를 해결하기 위해서, 듀얼 또는 다중 문턱 전압 기술 도입이 요구되는 점과, CMOS 공정에서 n 또는 pMOS에 적합하도록 금속 게이트 전극이 선택적으로 식각되고 증착되어야 하기 때문에, 본 연구에서는 nMOS용 금속 게이트 물질로는 알루미늄-탄화 탄탈륨 및 pMOS 위한 알루미늄-질화 탄탈륨의 듀얼 금속전극 게이트 구조에 대한 유효일함수 변화를 연구하였다. 요약하자면, PMOS 소자를 위한 알루미늄-질화 탄탈륨 금속 전극에 가깝도록 유효일함수가 제어되었으며, 화학적 분석을 통하여, 강한 알루미늄-산소 결합과 탄탈륨-질소-산소 결합이 이를 뒷받침한다. 제5장에서는 다중문턱 전압 구현 위하여 pMOS를 위한 유효일함수가 제어된 원자층 알루미늄-질화 탄탈륨과 이를 기반으로 한 게이트 전극(미드갭, nMOS, 듀얼 스택)을 응용한 trench 구조의 MOSFET을 제작하고 전기적 문턱전압 특성을 확인하였다. TaAlN 기반 다양한 금속 게이트 전극의 제어된 유효 일함수가 트랜지스터 소자 레벨에서 문턱전압 결정에 영향을 주는 점을 확인하고, 이러한 결과는 반도체 소자의 전반적인 성능 향상 및 다양한 문턱전압을 필요로 하는 소자 응용에 기여할 수 있을 것으로 기대된다. 마지막으로 제6장에서, 유효일함수가 약 4.8eV로 제어된 원자층 알루미늄-질화 탄탈륨 기반 금속 게이트 전극을 CMOS에 실현 가능한 HfO2 재료 기반 강유전체와 함께 게이트 스택을 구성하여, 차세대 저전력 및 고성능 트랜지스터 응용 가능성을 연구하였다. 요약하자면, 원자층 알루미늄-질화 탄탈륨 기반 금속 게이트 전극과 지르코늄이 도핑된 하프늄 강유전체로 게이트 스택이 구성된 trench 구조의 음의 정전 용량 트랜지스터는 전통적인 MOSFET이 이론적으로 극복하기 어려운 60 mV/dec (볼츠만 한계)를 돌파하는 55.34 mV/dec subthreshold swing 달성 및 문턱전압을 보다 낮도록 바꾸는 결과를 나타낸다. 결론적으로, 본 논문은 전통적인 CMOS 소자와 극미세 멀티 게이트의 복잡한 구조 소자 및 차세대 초절전, 고성능 반도체 소자에 적용 가능한 원자층 알루미늄-질화 탄탈륨 삼성분계 금속 게이트 전극과 이를 기반으로 하는 다양한 게이트 스택 금속 전극들의 MOS소자 응용 연구를 수행하였다. 본 연구의 실험 및 그 결과는 반도체 소자의 금속 게이트 전극을 이해하고 첨단 반도체 소자에 응용하는 데 중요한 역할을 할 수 있을 것으로 기대한다. | High-k/metal gate stack technology has contributed significantly to achieving low power consumption and high performance in continuously scaled-down MOS devices. The key point in this technology is that the modulation of the effective work function (EWF) using metal gate electrode, which determine the important threshold voltage (VTH) for CMOS device performance. There is a need to develop metal electrode technologies that possess suitable EWF values for both n-channel and p-channel MOS devices. As a representative mid-gap material, TiN or TaN and its application in gate electrode formation and MOS device realization have been mainly studied. Along the way, methods of increasing the thickness to achieve a suitable work function for PMOS devices have been investigated, but these are difficult to apply to FinFET or gate-around transistor with complex structures and requiring extreme scaling. In addition, TiAlN, which can have a high work function for PMOS through doping, has relatively high thermal stability due to the Al element, but the technology of applying a separate doping process to the metal gate electrode has the issue that the composition control is very hard, and it is difficult to simultaneously retain the thermal stability of the EWF and VTH and the electrical properties including low resistivity. In Chapter 2, TBTDET Ta precursor, TMA Al precursor and reactive ammonia gas were used to form TaAlN thin films through a super cycle of alternating the ALD process of TaN and AlN. When the ratio of TaN:AlN was increased to 1:5 using ALD super-cycle, the resistivity increased from 163 to 1776 μΩcm at 10 nm, but the EWF increased to about 5.1 eV, indicating a value below about 2,000 Ωcm, which is known to be applicable in industrial applications. The increase in the effective work function (EWF) was confirmed by XPS peak analysis, indicating that it was primarily attributed to the presence of strong Al-O bonding by controlled the composition of TaAlN metal electrodes. In MOS devices, when Al or W is used as a capping layer on the gate metal electrode, the former is relatively oxygen-absorbing and promotes oxygen scavenging at the interface, while the latter is relatively more stable to oxidation. After thermal treatment in a foaming gas atmosphere at 400 °C for 30 minutes, a mechanism has been identified and it is based on the property of hydrogen reacting with carbon to volatilize it. As a result, the carbon-related bonds in the metal gate thin films are reduced, leading to an increase in the EWF. In Chapter 3, the Ta precursor was changed to carbon-free TaCl5 to investigate the formation of ALD TaAlN gate electrodes. By increasing the TMA injection time to 0.25 s using the TaCl5-TMA-NH3 process, the metal gate thin films exhibit a maximum resistivity of 381 μΩcm at a film thickness of 10 nm. Additionally, the EWF of the gate electrode shows values around 5 eV from the midgap prior to Al doping, which is close to the valence band of Si. This difference in the mechanism of Al-O dipole formation in the gate stack arises from the strong doping of the Al element into the TaN material. In the case of the HfO2 dielectric, the Al-O dipoles form at the interface with SiO2. However, in the case of the SiO2 dielectric, the Al-O dipoles form adjacent to the interface with the metal electrode. This difference in location of the Al-O dipoles can explain the observed increase in the EWF. As a supplementary result, a comparison of the ALD super-cycle based on TaN and AlN ratio using TaCl5 precursor in the same manner as the TBTDET shows that a lower resistivity can be achieved due to less carbon influence from the carbon-free Ta precursor. However, Applying TaCl5 precursor for TaAlN is confirmed to have the relatively low EWF value because of the reduced amount of Al and O in chemical composition the same metal gate electrode. Chapter 4 discusses the impact of scaling in the process and highlights the emergence of sub-threshold leakage current as a significant issue in the off-state of circuits. To solve this issue, the introduction of dual or multiple VTH technologies is deemed necessary. Furthermore, in CMOS processes, the metal gate electrodes need to be selectively etched and deposited to accommodate either nMOS or pMOS devices. Therefore, this study investigates the modulation of the EWF in dual metal electrode gate structures. Specifically, TaAlC is explored as the metal gate material for nMOS, while TaAlN is investigated for pMOS applications. In summary, the EWF was controlled to be close to that of an TaAlN metal electrode for PMOS devices, and chemical analysis supports this finding with strong Al-O bonds and Ta-N-O bonds. In Chapter 5, for multi-VTH applications. we focuses on the fabrication and characterization of trench structure MOSFETs using ALD TaAlN for pMOS applications with controlled the EWF and the gate electrodes based on TaAlN, including mid-gap, nMOS, and dual-stack configurations, are fabricated and their electrical characteristics of VTH are investigated. This work provides that the investigation of various metal gate electrodes based on TaAlN demonstrates the significant impact of EWF on the VTH determination at the transistor device level. These results are expected to contribute the overall performance of semiconductor devices and meeting the requirements of device applications that necessitate different VTH. Finally, in Chapter 6, a gate stack was formed using an ALD TaAlN-based metal gate electrode with a controlled EWF of approximately 4.8 eV and it was integrated with a ferroelectric material based on HfO2 as a gate dielectric layer, which is compatible with CMOS technology. This new gate stack was investigated to explore its potential applications in next-generation low-power and high-performance transistors. In summary, the trench-structured negative capacitance transistor applied the gate stack comprising an ALD TaAlN based metal gate electrode and zirconium-doped hafnium ferroelectrics, demonstrates a remarkable subthreshold swing (SS) of 55.34 mV/dec. This achievement surpasses the theoretically challenging limit of 60 mV/dec (Boltzmann limit) observed in conventional MOSFETs and enables a significant downward shift in the VTH. In conclusion, this work investigated the applications of ALD TaAlN ternary metal gate electrode and its corresponding various metal electrodes for the gate stack in MOS devices. We demonstrate their potential for use in conventional CMOS devices, complex structures with extreme scaled multi-gates, and next-generation semiconductor devices, showing the possibility to achieving ultra-power savings and high performance. The experiments and results of this work are anticipated to have a significant impact on enhancing the understanding of metal gate electrodes in semiconductor devices and their applications in advanced semiconductor devices.