HVDC 절연 설계를 위한 Ramp 및 Step-by-step 전압별 과도상태 DC 전계 해석

Abstract

최근 동북아 전력계통의 주도권 확보가 초고압 직류(HVDC) 송전 기술에 달려있다고 하여 많은 주목을 받고 있다. HVDC 기술의 일환으로 특히 HVDC 절연 설계는 기존의 AC 절연 설계 기법과 완전히 상이하기 때문에 이를 규명하고 응용하는 것이 HVDC 전력기기 설계의 핵심 기술로 간주되고 있다. 정상상태 DC 전계는 절연 매질의 도전율에 의해 결정되지만, 과도상태 DC 전계는 비유전율과 도전율에 의해 계산되는 시정수에 따라 전계 형태가 용량성과 저항성 전계로 구분된다. 따라서 비유전율과 도전율 값이 다른 여러 가지 케이스에 따른 과도상태 DC 전계 해석을 통해 전계 집중에 영향을 주는 다양한 요인을 규명되어야 하지만, 현재까지 이에 관한 문헌은 태부족한 실정이다. 본 논문에서는 절연 초기 우발 고장의 원인과 Step 시험에서의 효과적인 시간 간격을 도출하기 위해 Ramp 및 Step-by-step 전압별 과도상태 DC 전계 해석을 수행하였다. Ramp 전압 인가 시, 전압 상승속도와 시정수에 따라 최대 전계강도가 달라질 수도 있음을 도출하였으며, Step시험 시 효과적인 Step 시간 간격을 DC 전계 해석을 통해 제시하였다.