경사 증착 기법을 활용한 나노스케일 IGZO 박막트랜지스터의 제작 공정 개발

Abstract

메모리 소자의 저장 용량을 향상시키기 위해 더 높은 집적도가 요구됨에 따라, 나노사이즈 소자 및 패턴의 구현 방법에 대한 연구가 지속적으로 진행되어 왔다. 하지만, 반도체 제작 공정 미세화는 photo-lithography의 기술적/물리적 한계와 계속 되는 공정 비용의 증가로 인해 발전되기 어려운 상황에 놓여있다.

본 연구에서는 기존의 photo-lithography 공정으로 구현 가능한 선폭보다 더 작은 사이즈의 선폭을 구현하기 위해 경사 증착 기법을 활용한 나노 패터닝 공정을 개발하였다. 이 공정은 박막 증착 시에 기판에 경사를 주어 증착함 으로써 sacrificial layer에 의해 그림자가 지는 부분은 증착이 되지 않는 shadowing effect를 이용한다. 이러한 공정 기술을 개발하고 최적화함으로써, 결과적으로 전극에 sub-50 nm 의 나노스케일 갭을 형성할 수 있었다.

이에 더불어 경사 증착 기법을 활용한 나노패터닝 공정을 적용하여 back gate amorphous In-Ga-Zn-Oxide (a-IGZO) Thin Film Transistors (TFTs) 및 top gate a-IGZO TFTs를 제작하고 전기적 특성을 분석하였다. 완성된 나노스케일 IGZO TFT의 channel length는 136 nm, width는 10 ㎛의 dimension을 가진다. 전기적 특성을 평가하였을 때, on current와 mobility 수치가 다소 낮았다. 이것의 원인으로는 Mo의 산화를 막기 위해 N2 분위기에서 200 ℃ 열처리 공정이 적용됨으로써 IGZO channel 박막이 충분히 활성화되지 않았기 때문으로 생각된다. 향후에는 IGZO 박막의 특성을 향상시키면서 Mo의 산화를 방지할 수 있는 새로운 열처리 공정 조건을 확보함으로써 보다 성능이 우수하고 scaling down된 IGZO 트랜지스터 구현이 가능할 것으로 기대된다.