TCON을 위한 비디오 인터페이스 오류 검출기

Abstract

본 논문은 TCON(Timing Controller) IC(Integrated Circuit)의 입력으로 들어오는 비디오 Interface 신호들의 상태를 판단하기 위한 TCON 내부 Digital Logic을 제안한다. TCON은 GPU(Graphics Processing Unit)와 같은 Source 장치로부터 비디오 데이터를 입력 받으며 수신되는 직렬 데이터를 아날로그 IP가 디지털 IP에게 전달해주며 디지털 IP는 수신 데이터 상태에 오류가 있는지를 판단해야 한다. 또한 VESA의 Adaptive sync, NVIDIA사의 G-sync, AMD사의 Free sync등의 VRR(Variable Refresh Rate)구동 기술에 따른 데이터 변화 상태를 판단할 수 있어야 한다[1][2][3]. 제안하는 오류 검출 Logic은 TCON 동작에 필요한 주요 신호들인 Pixel clock, Vsync(Vertical Synchronization), DE(Data enable), Frame rate를 측정한다. 신호들에 대한 오류상태를 신호 별로 분류하고 오류가 최댓값, 최솟값 중 어느 기준에 부합하지 않았는지 구별하여 출력하도록 설계하였다. 또한, VRR 대응을 위해 VRR mode 동작을 설정하여, 비디오 송신부 제조사별로 구별하지 않고 범용적으로 적용할 수 있도록 설계하였다. 본 논문에서 제안하는 Digital Logic은 VerilogHDL로 설계 및 검증하였다. 검증은 RTL(Register-transfer level) simulation진행 및 FPGA(Field Programmable Gate Array)를 사용하여 Board 단계에서 검증을 진행하였다. 마지막으로 NVIDIA사의 VRR 대응만을 위한 Logic과 논문에서 제안하는 범용적 VRR 대응 Logic을 각각 Design compiler를 이용한 40nm CMOS 공정을 이용하여 합성단계를 진행하여 비교하였다. |This thesis presents the TCON(Timing Controller) internal digital logic to determine the state of video interface signals coming into the input of TCON IC(Integrated Circuit). TCON receives video data from a source device such as GPU (Graphics Processing Unit), and the analog IP transfers the received serial data to the digital IP, and the digital IP must determine whether there is an error in the received data state. In addition, it should be determine the data change state according to VRR (Variable Refresh Rate) driving technologies such as VESA's Adaptive sync, NVIDIA's G-sync, and AMD's Free sync [1][2][3]. The proposed error detection logic measures the main signals required for TCON operation. Ex) Pixel clock, Vsync (Vertical Synchronization), DE (Data enable), and Frame rate. It was designed to classify the error state of the signals by signal, and to distinguish and output whether the error did not meet the maximum value or the minimum value. In addition, VRR mode operation was designed to respond to VRR. VRR mode is designed to be universally applied without distinction by video transmitter manufacturer. The Digital Logic proposed in this paper was designed and verified with VerilogHDL. For verification, RTL (Register-transfer level) simulation was performed and FPGA (Field Programmable Gate Array) was used to verify at the Board stage. Finally, the Logic for only NVIDIA's VRR response and the general-purpose VRR response logic proposed in the paper were compared by performing the synthesis using a 40nm CMOS process using a design compiler.