A 6-bit 1-GS/s SAR ADC with a Split Capacitor Partial Monotonic Switching Method

Abstract

This thesis presents a 6-bit 1-GS/s successive approximation register (SAR) analog-to-digital converter (ADC) that uses a split capacitor partial monotonic switching procedure. Compared with SAR ADC using conventional switching method, the average switching energy is reduced by 87.52% and the area of the CDAC can be reduced in half. In the proposed switching method, since the input common-mode voltage hardly changes, it is insensitive to the dynamic offset of the comparator. Furthermore, the proposed switching method does not require an accurate V_cm voltage source. The proposed SAR ADC was fabricated using 28-nm CMOS technology. The ADC uses a unit capacitance of 0.8-fF and operates asynchronously to achieve high-speed. At a 1-V supply and 1-GS/s, the ADC achieves an SNDR of 37.8 dB and consumes 1.7mW.|본 논문은 분할 커패시터 부분 단조 스위칭 절차를 사용하는 6비트 1-GS/s 연속 근사 레지스터 (SAR) 아날로그-디지털 컨버터 (ADC)를 제시한다. 기존 스위칭 방법을 사용하는 SAR ADC와 비교하여 제안하는 스위칭 방법을 사용할 때, 평균 스위칭 에너지는 87.52% 감소하며 CDAC의 면적을 절반으로 줄일 수 있다. 제안하는 스위칭 방법에서 입력 공통 모드 전압은 거의 변하지 않기 때문에 비교기의 동적 오프셋에 민감하지 않다. 또한 제안된 스위칭 방법은 정확한 V_cm 전압원을 필요로 하지 않는다. 제안하는 SAR ADC는 28nm CMOS 공정을 사용하여 제작되었다. 제안하는 SAR ADC는 0.8-fF의 단위 커패시터를 사용하며 고속화를 위해 비동기식으로 작동한다. 제안하는 SAR ADC는 1-V 공급전원 및 1-GS/s에서 37.8dB의 SNDR을 달성하고 1.7-mW의 파워를 소모한다.