Partial and Full Scan based Efficient Test Techniques for AI Accelerators

Abstract

Current era is witnessing exponential evolution of AI hardware and its applications. Like any electronic system, AI hardware must be testable at a) manufacturing and b) infield. At manufacturing stage, the testing impacts overall production cost and time-to-market constraints. Whereas infield testing ensures reliable operation for safety critical system such as, Autonomous Driver Assistance Systems (ADAS). Moreover, in addition to providing testability of AI accelerator, the test techniques must adhere and improve upon test related issues such as test time, test peak power, test shift power and area overhead. Since every accelerator architecture consists of an array of identical processing elements, the testability methods can exploit this feature to reduce the testing effort. The proposed test techniques are based upon i) partial scan and ii) full scan. Partial scan is enabled for systolic class of accelerators. Where part of the test pattern is applied with pipelined flow via non-scanned activation and weight registers. And remaining part of the test pattern is applied via partial sum register scan chain. Using only subset of flip flops as scan elements aids in reducing a) test time b) test power; peak and shift and c) area overhead compared to existing techniques. This test technique is suitable for edge-based AI accelerator with low area and power footprint. Nevertheless, full scan is a comprehensive testability method, which can be applied to any class of accelerator architecture. Due to this general applicability feature, two full scan based methods are proposed to resolve test related issues at manufacturing and infield. At manufacturing stage, 1) a Master-Slave based test method is proposed and for infield testing, 2) Time division multiplexing based Logic Built-in Self Test (LBIST) is proposed. In Master-Slave method, the array is divided into multiple sub arrays, where each sub array contains a single Master PE and multiple Slave PEs. Master loads the test pattern from tester and from Master test pattern is loaded parallelly into Slave units. Due to this reason, there is no shift power in the Slaves. This allows more PEs to be tested simultaneously in comparison with Broadcast method. Test response is unloaded from Master and Slaves concurrently, which enables PE-level fault localization. For infield testing of Automotive electronics, ISO 26262 standardizes Logic Built-in Self Test (LBIST) as Safety mechanism (SM). Conventional STUMPS is not an efficient scalable system in terms of test power and test time. Dividing whole array and enabling smaller STUMPS concurrently may improve the test time but may not yield peak power and shift power efficient test solution. In proposed TDM LBIST, smaller sub arrays are applied with pseudo random test patterns in time-multiplexed manner. This limits the test peak and shift power to one sub array, which reduces test shift and peak power in addition to test time improvement. All the proposed techniques improve the potential issues i.e., test time and test power issues, thereby enhancing time-to-market, test cost and reliability of the AI accelerators. |현재 시대는 AI 하드웨어와 그 응용 프로그램의 기하급수적인 진화를 목격하고 있습니다. 다른 전자 시스템과 마찬가지로 AI 하드웨어는 a) 제조 및 b) 현장에서 테스트할 수 있어야 합니다. 제조 단계에서 테스트는 전체 생산 비용과 시장 출시 시간 제약에 영향을 미칩니다. In-field 테스트는 자율주행 지원 시스템(ADAS)과 같은 안전에 중요한 시스템의 안정적인 작동을 보장합니다. 또한 AI 가속기의 테스트 가능성을 제공하는 것 외에도 테스트 기술은 테스트 시간, 테스트 최대 소모전력, 테스트 시프트 전력 및 영역 오버헤드와 같은 테스트 관련 문제를 준수하고 개선해야 합니다. 모든 가속기 아키텍처는 동일한 처리 노드(PE)의 배열로 구성되어 있으므로 테스트 가능성 방법은 이 기능을 활용하여 테스트 노력을 줄일 수 있습니다. 제안된 테스트 기술은 i) 부분 스캔 및 ii) 전체 스캔을 기반으로 합니다. 액셀러레이터의 수축기 클래스에 대해 부분 스캔이 활성화됩니다. 테스트 패턴의 일부가 스캔되지 않은 활성화 및 가중치 레지스터를 통해 파이프라인 흐름과 함께 적용되는 경우. 그리고 테스트 패턴의 나머지 부분은 부분 합 레지스터 스캔 체인을 통해 적용됩니다. 플립플롭의 하위 집합만을 스캔 요소로 사용하여 a) 테스트 시간 b) 테스트 최대 소모전력, 시프트 전력 및 c) 기존 기술과 비교한 면적 오버헤드를 줄이는 데 도움이 됩니다. 이 테스트 기술은 면적과 전력 사용량이 적은 에지 기반 AI 가속기에 적합합니다. 그럼에도 불구하고 전체 스캔은 모든 클래스의 가속기 아키텍처에 적용할 수 있는 포괄적인 테스트 가능성 방법입니다. 이러한 일반적인 적용 가능성으로 인해 제조 및 현장에서 테스트 관련 문제를 해결하기 위해 두 가지 전체 스캔 기반 방법이 제안됩니다. 제조 단계에서 1) Master-Slave 기반의 테스트 방법을 제안하고, in-field 테스트를 위해 2) 시분할 다중 기반의 LBIST(Logic Built-in Self Test) 를 제안합니다. Master-slave 방식에서 어레이는 여러 하위 어레이로 나뉘며, 각 서브 어레이에는 단일 마스터 PE와 여러 slave PE가 포함됩니다. 마스터는 테스터에서 테스트 패턴을 로드하고 마스터에서 테스트 패턴은 slave 장치에 병렬로 로드됩니다. 이 때문에 slave에는 시프트 파워가 없다. 이를 통해 Broadcast 방식에 비해 더 많은 PE를 동시에 테스트할 수 있습니다. 테스트 응답은 마스터와 slave에서 동시에 언로드되어 PE 수준의 오류 위치 파악이 가능합니다. 자동차 전자 장치의 현장 테스트를 위해 ISO 26262는 LBIST(Logic Built-in Self Test) 를 SM (안전 메커니즘)으로 표준화합니다. 기존의 STUMPS는 테스트 전력 및 테스트 시간 측면에서 효율적으로 확장 가능한 시스템이 아닙니다. 전체 어레이를 분할하고 더 작은 STUMPS를 동시에 활성화하면 테스트 시간이 향상될 수 있지만 피크 전력을 산출하지 못하고 전력 효율적인 테스트 솔루션을 전환할 수 있습니다. 제안된 TDM LBIST에서는 시간 다중화 방식으로 의사 랜덤 테스트 패턴을 사용하여 더 작은 서브 어레이를 적용합니다. 이것은 테스트 피크 및 시프트 전력을 하나의 서브 어레이로 제한하여 테스트 시간 개선 외에도 테스트 시프트 및 피크 전력을 줄입니다. 제안된 모든 기술은 테스트 시간 및 테스트 전력 문제와 같은 잠재적인 문제를 개선하여 AI 가속기의 출시 시간, 테스트 비용 및 신뢰성을 향상시킵니다.