Research on DC-DC Converters for Low-Power Mobile Applications

Abstract

Recently, mobile systems have been improving in many ways, including improving AP performance, developing internal camera technology, and increasing memory. With the development of such various functions, power consumption from mobile devices is increasing. To minimize the power used by mobile devices, the need for research on efficient power management circuits has been consistently important. In this dissertation, we focus on research to address the requirements of these power semiconductor markets. The first research describes a 300-mA low-dropout (LDO) regulator using a quiescent current only 0.94 µA, which offers the advantage of minimizing the power consumption in the standby mode of a battery-based system. The designed LDO regulator uses source follower buffers with dynamic biasing to maintain loop stability and load transient response performance. The buffer enters a fully-off state under the light-load conditions because a sub-nA bias current exists. Therefore, the LDO regulator uses a dual output operational transconductance amplifier (DO-OTA) for operation under light-load conditions. The second output of the DO-OTA for light-load operation in the LDO regulator forms an additional feedback path instead of the fully-off buffer. This output of the DO-OTA is designed to consume a current that is lower than the bias current of the buffer during operation. Furthermore, the buffer in the LDO regulator is designed for operation with a load current above 5 mA. The quiescent current of the LDO regulator measured under no-load conditions is 0.94 µA with a maximum load current of 300 mA, indicating that the figure of merit is approximately 1.39 ps. The designed LDO regulator has a supply voltage of 1.5 to 1.8 V and an output voltage of 1.2 to 1.6 V. The LDO regulator is designed with a BCDMOS process of 0.18 μm and covers a chip area of 256 × 143 μm2. The second research presents a boost converter that powers piezoelectric actuator driving systems for haptic technology. The designed boost converter produces an extremely high output voltage from a low-voltage battery supply and provides reliable power to the piezoelectric actuator drive system by means of peak-current control technology. The designed boost converter has a supply voltage of 2.7 to 4.2 V and a maximum output voltage of 80 V. The boost converter is designed with a BCDMOS process of 0.35 μm and it covers a chip area of 2,100 × 2,200 μm2. |최근 모바일 시스템은 5G 개발 등 통신 속도 개선 및 내장 카메라 기술의 발전, 메모리 증가 등 다방면으로 기능 발전이 이루어지고 있다. 이처럼 다양 한 기능의 발전으로 모바일 기기에서 소모하는 전력 소모가 증가하는 상황이 다. 모바일 기기에서 사용하는 전력을 최소화하기 위해, 효율적인 전원 관리 회로에 대한 연구의 필요성은 이전부터 꾸준히 중요시되고 있다. 본 학위 논 문에서는 이러한 전력 반도체 시장의 요구사항을 해결하기 위한 연구에 중점 을 맞추었다. 본 논문에서는 추가 피드백 경로를 구성하여 대기전류를 최소화한 LDO 레 귤레이터를 소개하였다. 대기전류를 최소화함으로써, 모바일 시스템의 슬립 모드에서의 누설 전류를 줄이는데 기여할 수 있다. 이 연구에서 제안한 LDO 레귤레이터는 동적 바이어싱이 있는 소스 팔로워 버퍼를 사용하여 루프 안정 성과 과도 응답 성능 또한 우수한 특성을 나타낸다. 경부하 조건에서 전력소 모가 부담되는 동적 바이어싱이 있는 소스 팔로워 버퍼를 사용하는 대신에 이 중 출력 작동 트랜스-컨덕턴스 앰프(DO-OTA)를 통해 듀얼 피드백 루프룰 구성하여 LDO 레귤레이터 전체의 대기전류를 최소화하였다. 무부하 조건에서 측정된 LDO 레귤레이터의 대기전류는 0.94 µA이며 최대 부하 전류는 300 mA로, LDO의 성능지표인 Figure of merit이 약 1.39 ps를 나타낸다. 설계된 LDO 레귤레이터의 공급 전압은 1.5~1.8 V이고 출력 전압은 1.2~1.6 V이다. 설계된 LDO 레귤레이터는 0.18μm의 BCDMOS 공정으로 설계되었으며, 256 μm × 143 μm의 칩 면적을 차지한다. 마지막으로 햅틱 기술을 위한 압전 액추에이터 구동 시스템의 전원을 공급하 는 부스트 컨버터를 소개한다. 설계된 부스트 컨버터는 저전압 배터리 공급 장치에서 매우 높은 출력 전압을 생성하며, 피크 전류 제어 기술을 통해 압전 액추에이터 구동 시스템에 안정적인 전원을 제공한다. 설계된 부스트 컨버터 의 공급 전압은 2.7~4.2 V이고 최대 출력 전압은 80 V이다. 설계된 부스트 컨버터는 0.35μm의 BCDMOS 공정으로 설계되었으며, 2,100 μm × 2,200 μm의 칩 면적을 차지한다.