TMS320C67x 기반 병렬신호처리시스템의 설계와 성능분석

Abstract

본 논문에서는 TMS320C67x를 사용한 병렬신호처리시스템의 설계와 성능을 분석한다. 특히 보드 단위의 프로세서부 설계에 중점을 두어 메모리의 구성 및 내부버스 연결방식 면에서 서로 다른 네 가지의 모델을 제안하고 성능분석을 위하여 2D FFT를 병렬로 처리할 수 있는 여러 가지의 방식을 제시한다. 그리고 제안된 구조상에서 여러 방식으로 2D FFT를 실행할 경우의 지역메모리의 접근, 프로세서간 통신, 그리고 보드간 통신에 소요되는 시간을 척도로 하여 네 가지 보드 모델들의 성능을 비교·분석한다. 성능분석 결과, 성능과 보드 구성의 복잡도를 종합적으로 고려할 때 지역메모리와 공유메모리를 함께 갖춘 모델이 가장 바람직한 것으로 나타났다. This paper deals with a design and performance analysis of a parallel signal processing system based on TMS320C67x. With an emphasis on the board-level design of the processor unit four models are proposed with different memory configurations and internal bus schemes. Several approaches to parallel processing of 2D FFT are also presented to be used for performance analysis. The performance of four board models are estimated and compared in terms of the time spent for local memory access, inter-processor communication, and inter-board communication. The results of performance analysis show that, when performance and implementation complexity are taken into account, the model with both local and shared memories is the most desirable.