A Study on the Characteristics of Low Voltage Driving IGZO TFT for the Next-Generation Memory

Abstract

인공 지능과 사물인터넷을 비롯한 산업의 혁신이 발생하면서 메모리 산업에서도 시대에 따라 수많은 기술적 발전이 이루어지고 있다. 가장 많은 요구를 받는 것은 메모리의 용량인데, 이를 효율적으로 충족시키기 위해 수직 구조의 메모리를 제작하면서 다양한 기술적인 이슈들이 발생하고 있다. 특히 메모리의 전체 수가 증가하면서 자연스럽게 전력 소모 역시 증가하게 되는데, 전력의 효율성을 위해서는 오프 상태에서도 흐르는 전류를 의미하는 누설 전류를 줄여야한다. 하지만 채널 층 물질로 주로 사용하는 다결정 실리콘은 오프 상태에서도 결정립계를 따라 전자들이 이동할 수 있어 누설 전류를 줄이기 어렵다. 이러한 이슈들을 해결하기 위해서 산화물 반도체 TFT가 주목받고 있다. 산화물 반도체의 장점은 비정질 실리콘 기반 TFT 대비 높은 전기적 특성 및 신뢰성, 대면적 균일도, 낮은 공정온도 및 누설 전류 특성 등이 있다. 또한 별도의 도핑 및 확산 공정이 필요하지 않아 공정 변수를 줄일 수 있다. 일반적으로 산화물 반도체를 증착하는 공정인 스퍼터링은 쉐도잉 효과로 인해 높은 종횡비의 수직 구조에서는 이용하기 어렵다. 또한 이들은 두께와 조성비 조절이 어려우며 낮은 밀도와 높은 표면 거칠기로 인한 전기적 특성의 열화가 발생한다. 하지만 ALD를 이용하여 산화물 반도체를 증착하게 되면, 정확한 두께 및 조성비 조절과 전기적으로 우수한 특성을 가지면서도 높은 종횡비의 수직 구조에서도 증착이 가능하다. 이러한 ALD를 이용한 산화물 반도체 TFT에 대한 논문은 많지 않다. 또한, 기존의 보고들에서는 디스플레이의 백플레인의 조건에 따라 연구하였기 때문에, 메모리로 사용하기 위한 트랜지스터와는 제작 및 후처리 공정이나 구조, 측정 조건 등이 상이하다. 따라서 본 연구에서는 메모리에 사용되는 트랜지스터와 유사한 조건으로 TFT를 제작할 때, 가장 큰 영향을 줄 수 있는 초박막 영역에서의 채널 층의 두께와 후처리의 온도에 따른 특성 변화를 관찰하고, 이에 대한 다양한 원인들에 대해 연구하였다. 첫 번째로, 채널의 두께에 따른 소자 특성 변화에 대하여 관찰하였다. 채널의 두께가 증가할수록 소자의 전기적 특성은 문턱 전압은 감소하고 이동도가 증가하는 경향을 나타냈다. 또한 가장 얇은 두께 (3nm)에서는 히스테리시스 등의 큰 열화가 발생하였다. 이러한 현상은 게이트 전압 인가 시 채널에 형성되는 축적 두께와 밀접한 연관이 있는 것으로 판단할 수 있다. C-V 특성을 통해 측정한 채널의 두께에 따른 결핍 두께는 결국 채널이 결핍 모드로 구동한다는 것을 의미한다. 동일 분석을 통해 계면 트랩 밀도 역시 확인할 수 있는데, 이를 통해 지나치게 얇은 두께에서는 계면 트랩 밀도가 급격히 증가한다는 것을 알 수 있다. 유사한 현상이 컨택 저항에서도 나타났는데, 이 역시 컨택 영역에서 두께에 따라서 차이가 발생한다는 것을 의미한다. 구조적인 문제가 아닌 채널 층 자체의 변화를 확인하기 위해 홀 효과를 측정하였다. 두께에 관계없이 캐리어 농도는 일정하였으나, 아주 얇은 두께에서는 박막의 비저항이 급격히 높아지고 이동도는 낮아지는 것을 확인하였다. 또한 표면 거칠기는 박막의 두께에 관계없이 일정했지만, 이는 두께와 표면 거칠기의 비율은 변화한다는 것을 의미한다. 이러한 현상은 초박막 영역에서는 두께에 따라 계면의 영향이 변화할 수 있다는 것을 의미하며, 이것이 소자 특성에 큰 영향을 주었다는 것을 알 수 있다. 또한 고온 신뢰성에서 두께에 따른 문턱 전압의 변화가 나타났는데, 이는 계면 트랩이 신뢰성에도 영향을 줄 수 있다는 것을 의미한다. 두 번째로, 열처리 온도에 따른 소자 특성 변화에 대하여 관찰하였다. 500도까지는 열처리 온도가 증가할수록 소자의 문턱 전압은 감소하고 이동도가 증가하였으나, 반대로 500도부터는 문턱 전압은 약간 증가하면서 이동도는 감소하는 반대의 경향을 보였다. 이는 온도가 증가하면서 서로 다른 원인이 채널에 영향을 미치기 때문인데, 먼저 온도에 따른 박막의 전기적 특성을 분석하기 위해 홀 효과를 측정하였다. 온도가 증가함에 따라 캐리어 농도는 지속적으로 약간씩 증가하였으며, 비저항과 이동도는 각각 500도에서 최저값과 최고값을 나타내어 소자의 경향과 유사하였다. XPS와 SE 분석을 통해 조성비는 크게 차이나지 않으면서도, 캐리어 농도과 연관이 있는 페르미 에너지 준위는 마찬가지로 열처리에 따라 약간씩 증가하는 것을 확인할 수 있다. 이를 통해 500도까지는 박막 내 무질서나 트랩이 감소하여 특성이 개선되지만, 이후부터는 다른 원인에 의해 이러한 특성에 열화가 발생한다는 것을 알 수 있다. 박막의 결정성을 확인하기 위해 XRD와 AFM을 분석한 결과, 500도 이후로 박막의 결정성이 증가하면서 결정립계가 점차 형성되고 이로 인해 소자 특성의 열화가 발생하게 된다. 마지막으로 고온 신뢰성을 측정한 결과 PBTS는 열처리 온도가 증가할수록 열화되었으나, NBTS는 점차 향상되는 것을 확인할 수 있다. PBTS는 결정립계가 형성되면서 주요 캐리어에 추가적인 트랩이 발생하여 열화가 되지만, NBTS는 산화 분위기의 온도 증가에 따라 음이온화될 수 있는 산소 공공이 감소하기 때문에 향상될 수 있다는 것을 알 수 있다.; As industrial innovations such as artificial intelligence and internet of things (IoT) have occurred, numerous technological advances have been made in the field of memory as well. One of the most demanded issues is the capacity of the memory, and various technical issues have arisen in the process of manufacturing the vertical structure while efficiently satisfying it. In particular, as the total number of memories increases, power consumption inevitably increases. For power efficiency, it is necessary to reduce the leakage current, which means the current flowing even in the off state. However, polycrystalline silicon, which is mainly used as a channel layer material, is difficult to reduce leakage current because electrons could transport easily along grain boundaries. In order to solve these issues, oxide semiconductor TFTs are paid attention. The advantages of oxide semiconductors are high electrical characteristics and reliability, large area uniformity, low process temperature and ultralow leakage current compared to amorphous silicon-based TFTs. In addition, since additional doping and diffusion processes are not required, process variables could be reduced. In general, sputtering is difficult to use in a vertical structure having a high aspect ratio due to line-of-sight deposition process. In addition, it is difficult to control the thickness and composition ratio, and the electrical properties are deteriorated due to low density and high surface roughness. However, ALD could deposit oxide semiconductors even in a high aspect ratio vertical structure while having precise thickness and composition ratio control and excellent electrical characteristics. However, there are not many reports of ALD oxide TFTs. In addition, previous reports have been studied in terms of the display backplane, but application to memory devices requires the research of different manufacturing and post-fabrication processes, structures and measurement conditions. In this study, TFT characteristics were analyzed under conditions similar to transistors used in memory devices. The effect of the channel layer thickness and the post-annealing temperature in the ultra-thin channel was examined and analyzed. First, device characteristics was observed according to the thickness of the channel. As the channel thickness increases, the threshold voltage shifts to negative direction and increases mobility. In addition, at the thinnest InGaZnO thickness (3 nm), deterioration including hysteresis occurred on the device characteristics. It could be determined that the phenomenon is closely related to the accumulation thickness formed in the channel when the positive gate voltage is applied. The depletion thickness measured by the C-V characteristic means that the InGaZnO TFTs were driven in fully depletion. The interfacial trap density also was measured by the conductance method, it can be seen that the interfacial trap density increases rapidly when the thickness is too thin under 5 nm. A similar phenomenon was observed in the contact resistance. The Hall effect was measured to analyze the change of the channel layer thickness. The carrier concentration was constant regardless of the thickness, but it was seen that the resistivity rapidly increased and the mobility decreased under the sub-10nm film. In addition, the surface roughness was constant, which means that the ratio of the thickness to the surface roughness increased as IGZO thickness increases. It means that the influence of interface may be dominant in the ultra-thin region, and that it also has a great effect on the device characteristics. In the high-temperature reliability, shifts of the threshold voltage means that the interfacial trap could also affect the reliability. Secondly, device characteristics according to the post-annealing temperature were analyzed. As the post-annealing temperature increased up to 500°C, the threshold voltage of the device shifts to negative direction and the mobility increased, but from 500°C, the threshold voltage slightly to positive direction and the mobility decreased. To investigate the difference in temperature range, firstly, the Hall effect was measured to analyze the electrical properties of the thin film. As the temperature increased, the carrier concentration gradually increased slightly, and the resistivity and mobility showed the lowest and highest values ​​at 500°C, respectively, similar to the trend of the device characteristics. By XPS and SE analysis, although the composition ratio is not significantly different, but the fermi energy level related to the carrier concentration increases slightly with raising annealing temperature. Atomic disorders or traps in the thin film might be reduced with increasing post-annealing temperature to enhance device characteristics, but from 500°C, the devices and films properties are deteriorated by other causes. As a result of XRD and AFM analysis to measure the crystallinity of the thin film, grain boundaries are gradually formed after 500°C, which causes degradation of device characteristics. Finally, as a result of measuring high-temperature reliability, PBTS have the threshold voltage shifted more as the post-annealing temperature increased, but NBTS gradually reduced. PBTS might be deteriorated by the additional traps of majority carriers as grain boundaries were formed, and NBTS could be improved because ionized oxygen vacancies, which could be generated by neutral oxygen vacancy, decreased as the post-annealing temperature increases at the oxidizing condition.