DRAM 전기적 특성 불량 유발을 일으키는 Active Defect 발생 메커니즘 고찰

Abstract

낮은 전류에서 빠른 속도로 작동이 요구는 차세대 디바이스는 소스(Soure)와 드레인(Drain)의 폭은 점점 좁아지지만 단채널 효과 (Short Channel Effect)를 극복하기 위해 매립형 타입 (Buried Type)의 엑티브(Active)를 갖춘 트랜지스터(Transistor)를 채택하여 사용하고 있다. DRAM 공정 중 트랜지스터(Transistor)와 커페시터(Capacitor) 사이 폴리 실리콘(Polysilicon)으로 이루어진 컨택(Contact) 공정에서 틀듬(Seam)을 정밀 제어하기 위해 Hydrogen Fluoride 가스 사용이 증가하여 엑티브에 존재하는 Crystal grown defect가 의도하지 않게 성장함에 따라 Data Retention Fault와 같은 전기적 특성 불량이 증가하고 있다.

현재까지 잉갓(Ingot) 성장 시 생성되는 Crystal grown defect이라 불리는 Large size VO 석출물(Vacancy-Oxygen Precipitation)은 트랜지스터의 Leakage current를 유발시키는 것으로 연구되었다. 웨이퍼 표면에 존재하는 VO 석출물은 폴리싱(Polishing) 후 표면에 작은 Pit으로 존재하여 Gate Oxide 증착 시 두께가 상대적으로 얇게 형성하게 된다. 고전압으로 갈수록 상대적으로 얇은 Oxide layer에서 Leakage current가 발생하여 디바이스 신뢰성 평가에서 불량이 발생하는 것이 일반적이다. 반면에, 실리콘 엑티브에 존재하는 VO 석출물과 그로 인해 유발하는 전기적 특성 영향에 대해서는 현재까지 연구된 바 없다.

이번 연구에서는 엑티브 패턴에서 실리콘 웨이퍼에 존재하는 VO 석출물이 커패시터 컨택 공정에서 사용하는 HF(Hydrogen Fluoride) 가스에 의해 Data Retention Fault와 같은 전기적 불량을 유발하는지 간접적으로 관찰하기 위해 HF 가스 분위기에서 CMOS 모의 어닐링(Annealing) 후 실리콘 웨이퍼 Defect zone에 따른 VO(Vacancy-Oxygen) 석출물의 거동에 대해 실험하였다.

실험 결과, N2가스 분위기에서 어닐링한 웨이퍼는 Defect zone에 관계없이 BMD, Intrinsic Gettering 결과 유의차가 없었다. 반면에, HF 가스 분위기에서 어닐링 한 웨이퍼는 VO 석출물 농도가 높은 Vacancy rich 영역에서 Perfect silicon 영역 대비 BMD 농도는 약 3배 증가하였고 Intrinsic Gettering 평가에서도 유의 차를 관찰하여 300mm Silicon Wafer에서 Vacancy rich 영역의 엑티브는 HF 가스에 취약하여 해당 영역에서의 Data Retention Fault 발생 가능성이 큰 것을 간접적으로 증명하였다.; Next-generation devices tend to increase in speed and operate at low current, so the width of the source and drain becomes narrower, however, due to the short channel effect, the Buried-type Gate is used. During the DRAM process, as the use of hydrogen fluoride gas increases to control the seam in the polysilicon between the transistor and the capacitor, electrical defects such as data retention faults because active defects are increasing.

Until now, defects in silicon wafers have been studied to induce leakage currents in transistors. Defects near the wafer surface exist as small pits on the surface after polishing, so that the thickness is relatively thin when depositing gate oxide. As the voltage increases, leakage current occurs in relatively thin oxide, resulting in poor device reliability evaluation. On the other hand, the defects present in silicon actives and the electrical property effects caused by them have not been studied to date.

In this study, to indirectly observe whether a defect present in a silicon wafer in an active pattern induces an electrical failure such as a data retention fault by a hydrogen fluoride (HF) gas used in a capacitor contact process, VO (Vacancy-Oxygen) precipitates was tested according to the concentration of silicon wafer defects types. As a result, the annealed wafers in the N2 gas atmosphere had no significant difference in BMD and Intrinsic Gettering tests regardless of the defect concentration region. On the other hand, the BMD concentration in the vacancy rich region in the HF gas atmosphere increased about 3 times compared to in the Perfect Silicon region.