설계 최적화를 통한 몰딩기판(Molded Substrate) 패키지 개선에 관한 연구

Abstract

모바일 전자제품의 고성능화에 필요한 다양한 응용기술들이 집적화 및 다기능화되고 있다[1]. 이에 따라 신흥시장에서는 점점 더 고기능화, 저전력화, 소형화를 요구하고 있으며, 이런 변화의 시기에 고객과 시장의 요구사항을 충족시키기 위해서는 패키징 기술의 중요성이 더욱 증대되고 있다[1][2]. 일반적인 플립칩(flip chip) 패키지용 인쇄회로기판(PCB)은 관통 홀(via hole)로 층과 층 사이의 접속을 이루면서 각 층의 패턴을 만들기 위해 도금, 프린트 또는 식각 등으로 가공하며 만들고, 패턴을 보호하기 위해, 노출된 상하층의 패턴을 솔더마스크(Solder mask)로 덮는다. 고기능이 필요한 신흥시장에서는 플립칩 패키징과 인쇄회로기판의 단가가 저비용을 위한 중요한 요소이다[2]. 그러나 다기능 패키징을 만들기 위한 인쇄회로기판은 Subtractive/Tenting법과 같은 저가공정으로는 구현하기 힘들고 상대적으로 고가인 Additive법으로 세부적인 회로 제조 공정을 진행해야 하기 때문에 다기능, 고성능과 함께 저비용까지 만족시키는 패키징을 구현하는 것은 한계가 있다[3][4][5]. 스마트폰에 실장 되는 많은 패키징은 플립칩씨에스피(Flipchip Chip Scale Package)로 이루어져 있으며 패키징 두께에 대한 요구사항을 만족시키기 위하여 얇은 기판이 점점 더 사용되어 지고 있다[3]. Coreless 기판은 신호간 매우 짧은 연결, 미세한 선 폭 및 우수한 전원 무결성을 가지며 두께를 줄이면서 전기적 성능을 필요로 하는 패키징에 점점 더 많이 사용되고 있다[6]. 고기능화, 저전력화, 소형화 요구조건의 증가에 따라 Coreless 기판의 필요성이 증대되고 있다. 저가의 Coreless 기판을 구현하기 위하여 Metal carrier 위에 도금, 몰드, 그라인딩, 에칭으로 공정을 단순화시켜 가격 경쟁력을 키운 MIS(Molded Interconnect Substrate)가 도입되고 개발되었다[6]. 그러나, MIS(Molded Interconnect Substrate) 자체만으로는 기판가격 인하라는 장점이 발생하나, 기판 제조 공정 및 구조적 특징으로 인하여 스트립 외곽 부분에 Metal carrier가 남게 되어 패키징 공정에서는 기존 몰드 장비를 사용할 수 없는 단점 및 warpage에 대한 문제점이 생겼다[7][8]. 이러한 구조적인 문제를 해결하고자 도금을 이용하여 신호 패턴 및 비아를 형성 후 몰드로 신호 패턴을 보호하며, 그라인딩 공정으로 비아를 노출한 후, 다시 도금을 이용하여 이전 패턴 층과 연결하는 방법을 반복적으로 수행하여 Base Metal carrier를 Detach & etch 하는 새로운 몰딩기판 기술이 개발되었고, 몰딩기판 외곽의 Metal carrier가 사라진 몰딩기판을 생산할 수 있었다. 뿐만 아니라, 신규투자 없이 기존 패키징 장비를 사용할 수 있게 되었고, 도금을 이용한 Fine pitch 회로 및 ETS 구조 구현과 함께 일반적인 인쇄회로기판 대비 단순화된 공정으로 인하여 기판 가격 경쟁력을 확보하였다. 몰딩기판 기술은 Coreless 구조 및 도금, 몰드, 그라인딩, 식각의 단순화된 공정으로 저가 및 얇은 패키징을 구현할 수 있었다. 플립칩 패키지가 크고 얇아 지면서 warpage는 점점 더 중요하며 심각할 경우 다음공정을 진행할 수 없게 된다[9]. 이번 연구에서는 이 문제를 해결하기 위해서 설계최적화에 대한 연구를 진행하였으며 라미네이트 인쇄회로기판(PCB)이 갖는 디자인 팬인 및 팬아웃 설계 유연성을 유지하면서 도금, 몰드, 그리고 그라인딩 공정을 적용하는 몰딩기판 기술을 이용한 패키징 개발에 대한 연구를 진행하였다. 시뮬레이션을 통한 Thick Cu 및 Thick drill diameter를 가지는 몰딩기판에서 Theta JA가 감소하여 열적 우수성 및 우수한 전기적 특성 구현 가능성을 확인하였다. 디자인 최적화와 함께 패키징 제조 및 신뢰성 분석을 진행하여 생산 적용 가능성을 확인하였다.