Silicon 결정특성에 따른 중금속 오염에 관한 Gettering에 대한 연구

Abstract

In silicon wafers, metal impurities are introduced during device process such as wet oxidation, dry etching, ion implantation. Particularly transition metals, like Fe, Ni, Cu, form deep energy levels into the bandgap and degrade device characteristics like the substrate leakage current, gate oxide breakdown and recombination lifetime. Thus many researchers have been studying various gettering techniques for improving the device yield. Recently, the process temperature for semiconductor has become lower to improve device characteristics like the threshold voltage and the process margin for shallow trench isolation and it makes troublesome for the gettering techniques. Czochralski(CZ) single crystal silicon wafer has six different crystalline nature, different defect formation , induced during single-crystal ingot growth. This wafers were contaminated with Fe and Ni. After DRAM heat treatment, the gettering ability was evaluated at the six different region. In addition, the RTA wafers, subjected to rapid thermal annealing, was evaluated. In CZ silicon wafer, the gettering ability for Fe and Ni is strongly affected by crystalline nature such as vacancy-dominant and interstitial-silicon crystal growth. For evaluating the gettering ability and the behavior of metal impurities in bulk, the density of silicon oxide precipitate was measured by SIRM. After Fe contamination, the Fe concentration and the recombination lifetime was measured by μ-PCD through Fe-B pair, iron silicide, and DLTS respectively. The behavior of Ni was measured by haze test. Fe was mainly precipitated at the vacancy-dominant crystal growth. It was caused by the fact that the density of silicon oxide precipitate is higher in vacancy-dominant silicon growth than interstitial-silicon dominant growth by two orders. Fe atoms was diffused and precipitated by relaxation gettering. On the contrary, Ni silicide was precipitated interstitial-silicon dominant region(Pi). Ni is reacted with supersaturated interstitial-silicon. By rapid thermal annealing, the “M-shaped” depth profile of silicon oxide precipitate beneath defect-free region, called denuded zone(DZ), which is 10㎛ deep from the wafer surface, could be formed. RTA wafers eliminated the crystalline nature and the superior gettering ability which was independent of the crystalline nature for Fe and Ni was obtained. In former experiment, silicon oxide precipitate and metal silicide reduced the recombination lifetime. The metal silicide also reduced the recombination lifetime after gettering to silicon oxide precipitate.; 실리콘 웨이퍼는 습식 산화, 건식 식각, 이온 주입과 같은 디바이스 제조 공정을 거치면서, 금속 오염의 기회에 노출된다. 특히 Fe, Ni, Cu 등과 같은 전이 금속 원자들은 실리콘 밴드 갭에서 깊은 에너지 준위를 형성해서 PN 접합 누설전류, 산화막 내압 특성 그리고 재결합 수명과 같은 전기적인 변수에 영향을 준다. 그러므로 많은 연구자들이 디바이스 수율을 향상시키기 위해 다양한 게더링 기술에 대해 연구하고 있다. 최근의 CMOS 디바이스 공정 온도는 해마다 점차적으로 감소하는 추세에 있다. 저온 디바이스 공정에서 중금속 불순물의 게더링은 더욱 어려운 문제가 되고 있으며, 실리콘 웨이퍼에서 게더링 성능을 제어하는데 많은 노력이 필요로 하게 되었다. 본 논문에서 CZ 단결정 실리콘 웨이퍼가 갖는 결정 특성과 각 영역에서의 결정결함에 대해 기술하였다. 그리고, CZ 실리콘 웨어퍼에 Fe와 Ni를 오염하고 CMOS 열처리를 한 후 각각의 결정 영역에서의 게더링의 성능에 대해 검토해 보고, 고온급속열처리가 게더링 특성에 미치는 영향에 대해 평가하여 보았다. CZ 단결정 실리콘 웨이퍼에서 Fe와 Ni의 게더링 성능은 실리콘 웨이퍼의 공공 우열이나 격자간 실리콘 우열과 같은 결정특성에 강하게 영향을 받는다. 게더링 성능은 SIRM을 통해 산소석출물의 밀도를 구하고, Fe의 정량적 오염을 한 후, μ-PCD를 통한 재결합 수명과 DLTS를 통해 Fe농도를 측정하여 각 영역별 금속불순물의 거동을 측정하였으면, Ni에 대해서는 금속화합물의 헤이즈 (Haze) 테스트를 통해 거동을 평가하였다. DRAM 열처리 후에 Fe는 공공 결정 성장 영역에서 주로 석출된다. 이것은 CZ 실리콘 웨이퍼에서 산소 석출물의 밀도는 공공 결정 성장 영역에서 격자간 실리콘 결정 성장 영역보다 10^2정도 높기 때문이다. 이것은 Fe 원자가 산소 석출물로 확산하여 석출되는 이완게더링을 하기 때문이다. 반대로 Ni의 금속간 화합물은 격자간 실리콘 결정 성장 영역의 격자간 실리콘 내의 무결함 영역(Pi)의 웨이퍼 표면에 분포하게 된다. 이는 큰 확산 계수를 가지는 Ni이 과포화된 침입형 실리콘과 반응하기 때문이다. 실리콘 웨이퍼는 고온급속열처리를 통해 산소석출물 농도를 지름 방향으로 균일하게, 깊이 방향으로도 무결함영역(DZ)아래 “M-shape”의 산소석출물 밀도 분포를 만들 수 있다. 이를 통해 실리콘 웨이퍼가 갖는 결정 특성을 제거해서 Fe와 Ni의 게더링에 대해 우수한 성능을 갖출 수 있었다. 중금속 오염을 통해 실리콘 웨이퍼의 재결합 수명을 감소시키는 요인으로써 산소석출물과 금속화합물임을 앞에서 실험결과로 확인하였다. 더불어 이 금속 오염물은 산소석출물에 게더링된 후에도 재결합 수명을 감소시키는 것을 확인하였다.