MOSFET device의 응용을 위한 Hf 기반의 고유전체 및 다층 구조 게이트 절연막에 대한 전기 및 유전 특성 연구

Abstract

본 논문은 65 nm 이하의 DRAM 1/2 pitch 가지는 메모리 소자에 적용하기 위한 Metal-Oxide-Semicondutor Field Effect Transistor (MOSFET) 소자의 게이트 절연막에 대한 연구로써, 기존의 사용 되어지고 있는 HfO₂ 게이트 절연막을 대체하기 위한 고유전체 절연막인 HfO₂와 stacked AlON/HfO₂ gate oxide 에 대한 전기적 특성 및 유전 특성을 연구 하였다. 첫 번째로 기존 MOSFET 구조에서 게이트 절연막으로 사용중인 HfO₂ 게이트 절연막을 고유전 상수를 가지는 HfO₂ 게이트 절연막으로 대체하기 위해 Inductively Coupled rf Plasma Sputtering ( ICPS ) 방법을 이용하여 외부 인가 파워에 따른 HfO₂ 게이트 절연막을 제조하였으며, 이러한 ICPS 방법으로 HfO₂ 게이트 절연막 제조 시 최적화 조건을 찾기 위해 외부 인가 파워 증가에 따른 HfO₂ 게이트 절연막의 결정 구조의 변화를 조사하였다. 이러한 ICPS 증착 방법의 제조 조건 중의 하나인 외부 인가 파워의 증가에 따라 HfO₂ 게이트 절연막의 결정 구조는 Monoclinic, tetragonal, orthorhombic 및 amorphous 구조를 나타내었으며, 60 W 이상의 외부 인가 파워를 인가 시 HfO₂ 게이트 절연막의 결정 구조는 amorphous 구조를 나타내었다. 본 논문에서는 MOS 소자에 적용된 HfO₂ 게이트 절연막의 결정 구조가 전기적 특성에 미치는 영향을 연구하였으며,amorphous 구조를 가지는 시료의 누설 전류 값이 결정 구조를 가지는 시료보다 감소하였다. 이러한 결과는 amorphous 구조를 가지는 게이트 절연막에 비해 결정 구조를 가지는 게이트 절연막은 박막의 결정화에 의해 형성된 grain boundary로 인해 누설 전류량이 증가한 것으로 사료 된다. 그러므로 절연체 특성 측면에서 전기적 특성이 amorphous 구조를 가지는 게이트 절연막이 결정 구조를 가지는 게이트 절연막 보다 누설 전류를 감소 시킬 수 있다는 것을 실험적으로 증명하였다. 또한 ICPS 증착 방법에 의해 amorphous 구조의 게이트 절연막을 제조 할 수 있는 최적의 조건에서 게이트 절연막의 열적 안정성과 전기적 특성의 향상을 위해 게이트 절연막에 대해 열처리 온도에 따른 열처리 공정을 이행하였으며, 이에 따른 전기적 특성을 연구하였으며, 750 oC 에서 누설 전류 및 유전상수가 ~ 10^(-6) A /㎠ 및 16.32로써 열처리 전보다 향상된 전기적 특성 및 유전 특성을 나타내었다. 이러한 열처리 온도에 의해 향상된 전기적 특성의 원인을 분석하기 위해 Si 기판과 HfO₂ 게이트 절연막 사이에 자연적으로 형성 되어지는 interfacial layer의 화화적 결합 상태를 분석하였으며, 이러한 interfacial layer는 열처리 전의 경우 국부적으로 순수한 Hf 및 도체 성질을 갖는 slicide 구조를 나타내고 있었으며, 열처리한 후 시료의 interfacial layer는 부도체 성질을 갖는 slicate 구조로 변화됨 알 수 있었다. 그러므로, 열처리된 게이트 절연막의 경우 interfacial layer의 화학적 결합 상태가 부도체 성질을 갖는 silicate 구조로 변화함에 의해서 MOS소자의 측면에서 전기적 특성이 향상된 것으로 사료된다. 두 번째로 HfO₂ 게이트 절연막을 Si 기판 위에 직접 증착할 경우, Si 기판과 HfO₂게이트 절연막 사이에 자연적으로 형성되는 interfacial layer ( IL )의 문제점을 극복하기위해 게이트 절연막과 Si 기판 사이에 AlON 층을 삽입하여 Si 기판과 게이트 절연막 사이에 interfacial layer가 형성 되어지는 것을 줄 일 수 있는 stacked AlON/HfO₂ 게이트 절연막에 대해 연구하였다. Interfacial layer의 두께를 최소화 하기 위해 Off-axis Remote Plasma ( ORP ) 방법을 이용하여 효과적으로 interfacial layer의 두께를 최소로 감소 시킬 수 있었으며, 우수한 계면 특성 및 전기적 특성을 가지는 AlON 게이트 절연막을 제조할 수 있었다. 이때 게이트 절연막과 Si 기판 사이의 interfacial layer의 형성 두께는 two mono-layer 정도로써 최소의 두께를 가짐을 TEM 이미지로 확인 할 수 있었다. 본 논문에서는 500oC 에서 열처리된 stacked AlON/HfO₂ 구조와 IL/HfO₂ 구조의 게이트 절연막의 전기적 특성을 비교 하였으며, stacked AlON/HfO₂ 게이트 절연막의 전기적 특성의 경우 C-V 측정에서 20.4의 유전상수 및 20 mV 이하의 히스테리시스 등 IL/HfO₂ 게이트 절연막 보다 우수한 전기적 특성을 나타냈으며, 절연체로써의 누설 전류 측면에서도 IL/HfO₂ 게이트 절연막 보다 누설 전류량이 감소함을 알 수 있었다. 또한, stacked AlON/HfO₂ 게이트 절연막에 대한 열적 특성을 조사하였다. 이때 EOT 측면에서 600 oC 일 경우 1.91 nm 로 나타났으며, 500 oC 에서 열처리된 시료와 비교하였을 경우, EOT 값이 600 oC 에서 열처리된 시료 보다 0.38 nm 정도로 높게 나왔으나, 누설전류, C-V 히스테리스 및 interface trap charge density와 같은 전기적 특성에서는 500 oC 에서 열처리된 시료가 더욱 우수하게 나왔다. 그러므로 MOSFET 소자에 적용할 경우, stacked AlON/HfO₂ 게이트 절연막의 전기적 특성 측면에서 최적화된 열처리 온도는 500 oC 임을 보였다. 마지막으로 나노 스케일의 high-k 게이트 절연막으로서 HfO₂, AlON 및 Al₂O₃와 MgO에 대해 광학적 방법에 의한 유전체의 유전특성을 조사할 수 있는 Surface Plasmon Resonance Spectroscopy ( SPRS )과 소자 동작 주파수인 마이크로파를 이용한 Scanning Near-field Macrowave Macroscopy ( SNMM ) 측정 장비를 이용하여 giga frequency 범위에서 high-k 절연막에 대한 유전율 등의 물성 연구를 수행하였다. 그러므로 본 논문에서는 전기적 방법, 광학적 방법 및 giga frequency 범위에서 high-k 물질에 대한 유전 특성을 조사하였다.; This thesis described the characteristics of the HfO₂ and stacked AlON / HfO₂ gate oxide in order to replace the well-known SiO₂ gate oxide in Metal-Oxide-Semiconductor Field Effect Transistor (MOSFET) device. First, to investigate the optimized HfO₂ gate oxide due to fabrication method, this thesis described electrical properties of the HfO₂ gate oxide by using an Inductively Coupled rf Plasma Sputtering (ICPS) method at room temperature. An inductively coupled rf plasma sputtering is useful because it allows the ability to adjust the crystallization of the HfO₂ gate oxide. This was carried out by biasing of the external rf power through an external electrode during the conventional sputtering process. The HfO₂ gate oxide with external power exhibited better electrical properties than that of the HfO₂ gate oxide by the conventional sputtering method. Also, the electrical properties of post annealed HfO₂ gate oxides were studied in order to investigate the thermal stability and to improve electrical properties. Post annealed HfO₂ gate oxides obtained more desirable electrical properties than as-deposited gate oxide at critical temperature (500 ~ 750℃). Second, in the case of depositing HfO₂ gate oxide directly on the Si substrate, the interfacial layer between the gate oxide and Si substrate is easily formatted and these interfacial layers can induce electrical properties such as interface trap charge and low carrier mobility in a MOSFET device. To enhance electrical properties of a gate oxide beyond that of a HfO₂ gate oxide, the stacked AlON / HfO₂ gate oxide formed by inserting an ultra thin AlON layer between the HfO₂ gate oxide and the p-type Si substrate was studied. The stacked AlON / HfO₂ gate oxide showed a decrease in the interfacial layer thickness after inserting an AlON layer between the HfO₂ gate oxide and the p-type Si substrate. On the basis of experimental results, it displays to excellent structural and electrical characteristics of stacked AlON / HfO₂ gate oxides, defined as a thin AlON layer between the HfO₂ gate oxide and the Si substrate. Third, it has recently been reported that a large leakage current density is induced by grain boundary for crystallization of the gate oxide. The leakage current degrades the properties of a MOSFET device. To demonstrate the issue of electrical properties related to the crystallization of a gate oxide, the crystallization of a HfO₂ gate oxide was investigated. The gate oxide with an amorphous phase (external power: 60 W) exhibited a lower current density value than that of crystalline phase (external power: 0 W). This result meant that the crystalline phase of the HfO₂ gate oxide induced an increase in the leakage current density through grain boundaries. Also, the variation of the crystallization of HfO₂ gate oxide was studied in order to analyze the electrical properties in the post-annealing process. In the case of thin film, an amorphous phase can remain stable until a critical temperature of 750℃. Fourth, the interfacial layer between the gate oxide and Si substrate induces many problems such as the reduction of capacitance, carrier mobility, and a large leakage current due to the formation of silicide at the interfaces. Therefore, the chemical bond states of the interfacial layer between the HfO₂ and Si substrate were studied. The silicate state clearly exists at the interfacial layer of an annealed HfO₂ gate oxide. On the other hand, the silicide state appears at the interfacial layer of an as-deposited HfO₂ gate oxide. The chemical bond state of AlON and interfacial layer (IL) in Si / AlON / HfO₂ and Si / IL /HfO₂ structures were analyzed in order to clarify the effect of the inserted-AlON layer on the stacked AlON / HfO₂ gate oxide. It was experimentally determined that the AlON layer can effectively control the thickness of the interfacial layer formed naturally between the HfO₂ gate oxide and Si substrate, as well as boron (B) penetration from the Si substrate. Finally, following the current trend that semiconductor devices continually increasing in speed and decreasing in size, the design of such devices is difficult to conceive because the dielectric characteristics is the one of critical properties that must be understood in order to achieve high speed semiconductor devices. In this work, the dielectric property of a high-k materials as such MgO, Al₂O₃, and HfO₂ was analyzed by using a surface plasmon technique in optical ranges and by using a scanning near-field microwave microscopy method in giga frequency range, respectively, and then the dielectric properties of high-k materials measured at different frequencies were compared with the electrical properties of these materials found at low frequency of 100 kHz with a LCR meter. Consequently, in order to develop excellent high-k gate oxide, analyses for electrical properties, crystallization, properties of interfacial layer, and dielectric properties were carried out. A new inductively coupled rf magnetron sputtering method was carried out to fabricate the HfO₂ gate dielectrics. There were various structural phases as a function of external power which is applied on an external electrode. With this result, the gate dielectrics with an amorphous phase have enhanced electrical properties, compared with those of strong crystalline phases. Also, the post-annealed HfO₂ gate dielectric at 750 ℃ clearly reduced a gate leakage current density (~ 10^(-6) A/㎠), with an enhancement of the dielectric constant (16.32) than that of the as-deposited HfO₂ gate oxide. In addition, the characteristics of stacked AlON/HfO₂ gate oxide were investigated in order to develop a gate oxide beyond the HfO₂ or SiO₂ gate oxide. A layer-by-layer technique using the ORPS method presents a useful capability to suppress the thickness of interfacial layer between the AlON and the Si substrate and produces an AlON gate oxide with excellent quality. The stacked AlON / HfO₂ gate oxide showed a decrease in the thickness of interfacial layer between the HfO₂ gate oxide and the p-type Si substrate. On the basis of experimental results, excellent structural and electrical characteristics in the stacked AlON/HfO₂ gate oxide were shown than those in the HfO₂ gate oxide. By these results, this thesis described successful developments of gorgeous HfO₂ thin films and stacked AlON/HfO₂ gate oxide for accomplishment of 65 nm DRAM technology.