A Study on Chemical Mechanical Polishing Induced Defects in Copper Interconnection

Abstract

Device가 점점 미세화 됨에 따라, RC delay 감소를 통해 device 처리속도를 향상시키기 위한 노력으로 세계 유수의 반도체 업계들은 copper를 배선재료로 도입하고 있다. 완성도 높은 copper interconnection의 구현을 위해 CMP process는 매우 중요하며, Cu CMP후 여러 가지 종류의 defect 관리가 Cu integration의 성숙도를 좌우한다 할 수 있다. 본 학위 논문에서는 Cu CMP 공정에서 발생하는 여러 가지 defect 중 대표격인 erosion, dishing과 여러 가지 형태의 corrosion 그리고 Cu/low-k CMP에서의 delamination, 물반점에 대하여 고찰하였으며, 그 발생 기구와 방지 방법에 대하여 실험, 기술하였다. 반도체가 점점 미세화됨에 따라 topography는 반도체 제조 공정에서 점점 중요한 문제가 되고 있다. Topography의 주요 요소인 erosion에 영향을 주는 조건들은 pattern density, over-polishing, 초기 단차와 사용되는 slurry의 선택비등 이었다. 본 논문에서는 그들 각각 인자들의 erosion에 대한 영향을 고찰하였으며, 각각의 인자들을 이용하여 erosion을 예측하고 수치화할 수 있는 새로운 모델을 제시하고 그 정합성을 실험을 통해 입증하였다. 제시된 모델은 pattern density 증가에 따른 erosion 증가를 예측하였으며, over-polishing 양, Cu와 barrier metal 또는 절연막과의 연마속도 선택비 그리고 초기 단차의 erosion에 대한 영향을 정량화할 수 있었다. CMP시 발생하는 슬러리와 copper막의 반응 부산물 역시 topography에 큰 영향을 주었다. 이러한 부산물은 CMP중 pad의 groove와 pore에 침적되어 슬러리 흐름을 방해하여 copper의 연마속도를 감소시키고, 높은 마찰계수를 유발함으로써 절연막의 연마속도를 증가시키는 결과를 나타내었다. 따라서 감소된 선택비에 의해 erosion은 증가하였다. 또한, 높은 마찰계수로 인한 마찰열은 pad위 온도를 상승시켜 Cu의 static etch rate을 높이고 dishing의 증가를 유발하였다. 그러나 이러한 일련의 CMP 공정의 최적화만으로는 erosion의 pattern 의존성을 완전히 억제할 수가 없다. 그 해결 방법의 하나로, dummy pattern의 삽입을 통해 전체 chip의 pattern density를 균일하게 하는 방법이 제시되었으며, 이는 전체 chip에 걸쳐서 비슷한 정도의 erosion을 유발하는 효과를 가져왔다. 따라서, 우수한 평탄화 능력은 Cu CMP 공정 자체와 electro-plating 공정의 최적화 그리고 평탄도를 고려한 정교한 design rule의 조합으로 달성될 수 있다. Cu interconnection 도입 이후 Cu CMP와 관련된 다양한 형태의 corrosion이 발견되었으며, 현재까지도 그 일부는 계속 문제가 되고 있다. 본 논문은 여러 가지 형태의 corrosion중에서 galvanic corrosion, isolated pattern에서만 발생하는 pattern dependent corrosion 그리고 Cu CMP와 cleaning시 조명광에 노출됨에 따라 발생하는 photo-assisted corrosion에 대해 논의하였다. Cu CMP 중 Cu와 barrier metal인 Ti, Ta은 부식성 환경을 유발하는 슬러리에 동시에 노출된다. 이 때 두 금속은 서로 다른 electrochemical potential을 가지며 그 계면에서 galvanic corrosion을 유발한다. 이 때, 대부분의 환경에서 barrier metal인 Ti 또는 Ta은 Cu보다 더 active하기 때문에 barrier metal의 산화가 일어나게 된다. 그러나 본 연구에서는 barrier metal이 아닌 copper의 dissolution이 발생하는 특이한 형태의 corrosion 현상에 대해 고찰하였다. 이러한 형태의 corrosion은 두 금속의 산화, 환원 전위로는 설명이 되지 못하며 linear polarization과 AC impedance spectroscopy로서 설명할 수 있었다. CMP 공정 중 Cu-Ta interface 근방에서의 Cu의 passivation은 두 금속 사이의 galvanic coupling 때문에 지연되며 그 passivation 막의 두께는 다른 영역에 비해 얇아진다. 그 후 post CMP cleaning 공정에서 얇은 passivation 막은 쉽게 손상되고 Cu-Ta 계면에서 Cu의 dissolution이 가속화 됨으로써 이러한 형태의 계면 corrosion이 발생된다. 또 다른 형태의 corrosion은 주로 isolated via, isolated align key, via pad의 최외각 via등 isolated pattern에서만 발생되는 매우 독특한 형태의 corrosion이다. 이는 CMP 공정 중 발생하는 높은 마찰력과 마찰열에 의한 온도상승에 기인한다. CMP 공정 중 down pressure에 의한 stress는 이러한 isolated pattern과 edge pattern에 집중됨으로써 이와 같은 국부적인 corrosion을 유발한다. Photo-assisted corrosion은 PN junction에 연결된 각각의 pattern이 조명광에 노출됨으로서 발생하는 기전력에 의해 발생하는 형태이다. 이 때 corrosion 속도는 조명광의 세기에 크게 영향을 받으며 이러한 형태의 corrosion을 방지하기 위하여 BTA 등의 부식 방지제가 별도로 사용된다. Copper interconnection의 주목적인 RC delay를 감소시키기 위해 배선 재료로서 Cu 사용과 동시에 low-k dielectric의 사용이 필수적이다. Cu/low-k CMP 공정에서 두 가지 가장 큰 문제점은 low-k 막의 박리현상과 물반점의 발생이다. Low-k film은 기계적 강도가 매우 낮고 다른 film과의 접착력이 약하기 때문에 CMP중 사용하는 압력에 의해 쉽게 박리된다. 또한, low-k 막은 특성상 소수성을 가지지 때문에 액상의 약액을 사용하는 공정에서의 건조 과정 중 물반점을 발생시키기 쉽다. Low-k 막의 박리현상은 CMP중 가해지는 압력과 매우 큰 연관성을 가지고 있어, 그 수는 압력이 증가함에 따라 크게 증가한다. 또 특징적인 현상으로, 대부분의 박리현상은 wafer의 edge 영역에서 시작되어 가운데로 전파되며 scratch를 유발한다. 이의 감소 방법으로 capping layer를 사용하여 buffer layer의 역할을 기대하거나, He 또는 Ar plasma 처리를 통해 low-k 막과 다른 막 사이의 접착력을 강화하여 박리현상을 감소시킬 수 있었다. 또한, dummy pattern의 삽입은 박리현상 방지에 탁월한 효과를 보였다. dummy pattern은 작을수록 또 균일할수록 박리현상 방지에 효과가 컸다. Low-k 막 위의 물반점은 low-k 막과 물 그리고 공기 중 산소의 반응에 의해 생성되며, 발생 기구는 FEOL에서 Si위의 물반점 생성 기구와 매우 유사하다. CMP와 계면활성제를 이용한 CMP 후세정을 통해 low-k 막의 젖음성을 완화시킬 수 있었으며, 물반점을 크게 감소시킬 수 있었다. 또한, CMP와 계면활성제를 이용한 세정 방법은 low-k 막의 유전상수에는 거의 영향을 주지 않았으며 다른 부작용 역시 발견되지 않았다. 또한, CMP 후세정에 SRD 대신 IPA dryer의 활용은 물반점 감소에 효과적임을 확인하였다.; The objective of this dissertation is to understand the mechanism of the defects originated from CMP and propose the prevention method of these defects. Many kinds of defects including corrosion have been generated in copper interconnection because new interconnection material and new process schemes were introduced. Therefore much effort and knowledge are necessary to eliminate the defects and increase device yield. This study focuses on topography of surface, several types of corrosion, delamination of low-k films and water mark defect as the representative defects after CMP process. Topography has been issued in semiconductor fabrication as device has shrunk. Erosion and dishing are the main parts of topography. The main factors affecting on erosion are pattern density, over-polishing amounts, initial step height and selectivity etc. Effects of them are reviewed and a new model which can predict erosion is proposed in this dissertation. The new model predicts that pattern density has very close relationship with erosion. It expresses erosion as a function of pattern density, over-polishing, initial step height and selectivity. The erosion calculated with the new model was compared with the experimental data. As a result, it showed good agreement between the calculated and experimental values. The byproduct on pad also had an effect on topography. The byproducts were accumulated on pores and grooves of the pad after copper CMP. The removal rate of Cu was decreased as much as the amount of the byproducts increased while the removal rates of TaN and FSG were increased, resulting that selectivity was dropped more than 40%. The erosion and dishing were increased by 50% and 30%, respectively when wafers were polished on the pad having byproducts. The increase of erosion and dishing can be explained by the decrease of the selectivity and the increased temperature on the pad. If the selectivity is low, the barrier metal can not act as a stopping layer and causes severe erosion. The higher temperature on the pad, the faster the etch rate of Cu causing more dishing and recess. The addition of dummy metal patterns can better equalize the pattern density across a chip, so that erosion is more even across the entire chip. As similar way, pillars or slits of oxide are inserted into wide trenches or large copper structure. These smart design rules help to minimize the pattern effect arising from copper polish. The good topography of devices can be achieved with optimization of CMP and smart design rule including dummy and slit pattern rules and line width rules. Copper corrosion is one of the critical issues in copper damascene process. Several kinds of corrosion were reviewed and the mechanisms of corrosion and the prevention methods were presented in this dissertation. The pitting corrosion occurs preferentially at defect sites such as precipitates, triple points of copper film and under organic particles. At these local points, passivation layer is partially attacked under corrosive environment and it deepens by autocatalytic reaction. Besides CMP process, plating defects, pinholes are the possible reasons that can create pitting on copper film. Galvanic corrosion tends to occur when two metals with different electrochemical potential are electrically connected and exposed to an electrolyte. Copper and barrier metal have a different electrochemical potential and trigger galvanic corrosion at the interface in certain kind of slurry composition. Generally Ti and Ta are more active than that of copper therefore the reduction of copper ions by the barrier metal and corrosion of barrier metal by copper ions will be thermodynamically favored. But a specific type of copper corrosion was found at Cu-TaN interface after post CMP cleaning with DHF. Considering Eo only, copper cannot be corroded and TaN should be corroded in this galvanic coupling. The copper corrosion at Cu-TaN interface could be explained with linear polarization and AC impedance spectroscopy. At first, the Cu oxidation is retarded in the vicinity of Cu-TaN interface due to galvanic coupling. The thickness of Cu passivation film at Cu-TaN interface becomes thinner than that at bulk Cu. Secondly, the thin passivation film is removed easily with DHF cleaning. And then, the dissolution of Cu at interface is accelerated at Cu-TaN interface during the post CMP cleaning with DHF. Another type of corrosion was found at specific copper patterns after copper CMP. They were mainly observed at isolated pattern such as isolated via and outer edge array of via in pads. The main causes of this pattern dependent copper corrosion were attributed to higher friction force and temperature during CMP. The stress is concentrated at the edge of pattern arrays and isolated pattern and it makes higher friction force, higher temperature and finally increases corrosion rates. The photo-assisted corrosion is related to the electrical potential difference on two metal sites, which are connected to N^(+) and P^(+) regions, respectively. Slurries or cleaning solution on the surface create a closed looped circuit between the two electrodes. When p-n junction was exposed to light environment, photon energy of light (hv) activates electrons to move from P^(+) region to N^(+) region. Thus, the positively biased electrodes corrode and re-deposition of copper occurs on negatively biased electrodes. This corrosion is attributed to current generated by exposure of the p-n junction to light. V_(pn) and current from P^(+) to N-well increase as the strength of illumination increases. In Cu/low-k CMP and post CMP cleaning, there are two kinds of major challenges. The first is the delamination of low-k material under mechanical stress of CMP because low-k material has the weaker hardness and adhesion to other material. The second is the formation of watermarks due to hydrophobic property of low-k material. Delamination has a relationship with mechanical strength of low-k film, CMP process condition and layout of pattern. The number of delamination increased exponentially as applied pressure was increased. Using adhesion promoter and capping layer, modification of dummy pattern drawing are good examples to suppress delamination. Surface treatment of low-k film, for example He or Ar plasma treatment, could improve adhesion between low-k and other films. Anther method is to insert dummy patterns. Smaller and more uniform dummy patterns are effective for suppressing the delamination during CMP. The water marks on low-k films can be easily generated during drying in aqueous based cleaning process due to hydrophobic nature of low-k materials. The water mark on low-k materials was formed by the reaction of water and oxygen with low-k film surface, which is very similar mechanism to that of water-mark on silicon substrates. Polishing and post-CMP cleaning with a surfactant reduced the contact angle by 50o. The synergic effect of polishing and cleaning using surfactant improved the wettability of low-k films and showed a significant reduction of water marks. However, the dielectric constant of low-k film was little changed after the surfactant treatment. IPA dryer also is an effective method to reduce water mark. The number of defects was reduced significantly when IPA dryer was used instead of SRD in post CMP cleaning.