Pulse-type 급속 열처리를 이용한 array patterned 비정질 실리콘-게르마늄의 저온결정화

Abstract

다결정 실리콘-게르마늄 (Polycrystalline Silicon-Germanium, Poly-Si1-xGex)은 능동 행렬 액정 디스플레이(Active Matrix Liquid Crystal Display, AMLCD)에 응용되고 있는 고성능 박막 트랜지스터의 기본 물질인 다결정 실리콘(Polycrystalline-Silicon)에 비해 낮은 온도에서의 공정이 가능하면서도 더 나은 전하 이동도와 thermal budget, 면저항이 낮은 이점으로 많은 관심을 끌고 있다. 또한 실리콘(1410℃)에 비해 게르마늄(940℃)의 더 낮은 융점 때문에 결정화와 입자 성장과 같은 다결정 실리콘-게르마늄의 물리적 성질이 다결정 실리콘에 비해 더 낮은 온도에서 나타난다. 하지만 기판의 연화와 도판트 원자의 확산을 막기 위해 비정질 실리콘 게르마늄의 결정화를 위한 공정온도는 500℃이하로 낮아야 한다. 이를 위해 비정질 실리콘-게르마늄의 다양한 결정화 공정과 동시에 박막트랜지스터 제작이 폭넓게 연구되어 왔다. 본 연구에서는 플라스틱 기판을 적용하기 위한 예비단계로 여러 결정화 기술 중 전계 인가 급속 열처리 (Field aided rapid thermal annealing, FARTA) 공정으로 quartz 기판에 Ge fraction을 다르게 증착한 샘플의 결정화 양상을 확인하고 박막트랜지스터를 제작하여 전기적 특성을 고찰하였다. Quartz 기판위에 분자 빔 에피텍셜 법으로 500Å의 비정질 실리콘-게르마늄 박막을 증착하였다. 이 기판위에 사진 식각 공정으로 활성층을 형성한 후, 전계를 인가하기 위한 전극으로 Mo를 증착하고 전극을 형성하였다. Via 영역을 형성 후 DC magnetron sputtering system으로 금속 촉매인 Cu를 20Å 증착한 다음 lift off 공정을 사용하여 Via 영역에 선택적으로 Cu를 남겨두었다. 열처리는 FARTA 공정을 이용하였다. Ge fraction 30%, 70%의 각 샘플은 600V/cm의 전기장을 인가하였으며, 동시에 base temperature를 300℃로 유지하고 spike annealing temperature는 650℃와 750℃의 두가지 조건에서 각각 60cycle 진행하였다. 실험 결과 Spike annealing temperature가 750℃ 일때 Ge fraction이 30%에서는 7.8㎛/h, 70% 에서는 9.2㎛/h의 결정화 속도를 보였다. 또한 Spike annealing temperature가 650℃ 일 때 Ge fraction이 30%에서 6.5㎛/h, 70% 에서는 4.9㎛/h의 결정화 속도를 확인하였다. 비정질 실리콘 게르마늄 박막의 측면 결정화 진행여부를 광학현미경(optical microscopy)을 통해 관찰하였으며, 결정화된 영역의 결정화 유무는 라만 스펙트럼(Raman spectroscopy), SEM분석을 통해 확인하였다. 또한 다결정 실리콘-게르마늄 박막트랜지스터를 제작하여 전기적인 특성을 고찰한 결과 소자의 채널 width/length가 50㎛/50㎛이고 0.1V의 드레인 전압에서 field-effect mobility는 170.0㎠/Vs, on/off ratio는 2.1x106, 문턱전압은 0.2V를 나타내었다. 이러한 전기적 특성을 고찰함으로 FARTA 공정을 이용한 박막트랜지스터 제작 가능성을 확인하였다.; The low temperature(≤550℃) crystallization of a-Si1-xGex on insulating films has been expected to realize high performance thin film transistors (TFTs) for advanced active matrix liquid crystal displays (AMLCDs). Compared with Poly-Si, Poly-SiGe has advantages in higher electron mobility, grain growth, lower sheet resistivity, lower temperature crystallization and reduction of crystallization time. When the Ge fraction is raised, the mobility increases and the crystallization temperature decreases. As a result, poly-Si1-xGex is compatible with low-cost glass substrates and resulting processing thermal budget for TFTs can be reduced significantly. To achieve this, various crystallization processing for amorphous Si1-xGex (a-Si1-xGex) on quartz have been widely investigated. Melt-grown processes such as laser annealing produced poly-Si1-xGex with large grains(~5㎛). However, Ge atoms were not distributed uniformly in the films, and surface ripples with ~15nm height were observed6). The metal induced lateral crystallization (MILC) can be reduced the crystallization temperature and time by the metal catalytic effect. In poly-Si1-xGex TFT produced by the MILC process, however, a line defect is formed at the center of the channel region after the completion of crystallization because a-Si1-xGex in the channel is crystallized by the thermal diffusion of the metal silicide phase in the same directions toward the center of the channel. In particular because the residual metal impurities consist of the highly conductive metal silicide phase, the metal silicide at the center of the channel provides a current path and cause deterioration of the electrical properties such as the leakage current in poly-Si1-xGex TFT. Field aided lateral crystallization (FALC) is known to realize crystallization at a lower temperature with a crystallization velocity which is considerably enhanced compared with that of other competing crystallization processes. In the FALC process, an electric field is applied during the crystallization which the metalcatalyst is selectively coated. In previous study, we proposed that the feasibility of the field aided rapid thermal annealing (FARTA) process which combines the FALC process and the pulsed RTA process at the same time. In this study, the key question is a-Si1-xGex can be crystallized by FARTA. In order to answer this question, we was carried out that the base temperature was maintained at 300℃ and the substrate was rapidly heated up to the peak temperature for few seconds around 750℃ with 2 minutes interval between heat streak. We applied an electric field of 600V/cm at the same time. At low annealing temperature, Cu reacted with a-Si1-xGex to form Cu germanosilicides. Copper was used as a metal catalyst to induce the low temperature crystallization and was selectively deposited on the patterned amorphous Si1-xGex. The growth velocities were estimated to be 6.5㎛/h for ge 70% and 4.6㎛/h for ge 70%. Transfer curve of drain current (Ids) vs. gate voltage (Vgs=0.1) at the drain voltage (Vds) of 3V fabricated by FARTA process. FARTA processed TFTs show large Ion/Ioff ratio over 2.1×106. The field effect mobility was calculated from linear region (Vds=3V), and they were about 170.0 cm2/Vs in FARTA TFT. Therefore, the possibility of high-performance Poly-SiGe TFT was demonstrated by using FARTA technology.