50nm 이하 플래시 메모리용 고유전 IPD 박막 특성에 관한 연구

Abstract

근래에 전자기기들의 소형 휴대화 추세에 맞추어 플래시 메모리가 반도체 산업에 주류로 떠오르고 있다. 특히 HDD 대체를 목표로 데이터 스토리지로 특화한 NAND 플래시는 기억소자 구조가 단순해 bit cost가 가장 저렴한 반도체 메모리로 시장을 확대해 왔다. NAND 플래시 메모리는 디지털 스틸 카메라, 카메라폰, USB 스틱, MP3 플레이어의 기억 매체로서 다양하게 사용되고 있으며, 지속적으로 대용량화가 진행되고 bit cost가 감소되어 기존의 기록 미디어를 급속하게 대체하고 있다. 2006년 들어 플래시 제조 기술은 chip당 8Gb의 용량을 실현할 수 있게 되었고, 이를 통하여 Si movie에 대한 응용까지 가능하게 하였다. 그러나 플래시 메모리의 대용량화가 디자인 룰 50nm에 근접함에 따라 그 동안 지속되어온 "대용량화를 통한 bit cost 감소"라는 과제가 점점 어려워 지고 있다. 50nm급 플래시 메모리는 coupling ratio 유지 문제와 charge loss tolerance 감소에 의하여 기술적 한계에 부딪치게 된다. 특히 coupling ratio가 낮아지게 되면 디바이스의 program/erase 속도가 저하되게 되고 제품 신뢰성이 열화되게 된다. 지금까지 만들어져 온 63nm급 이상의 floating gate cell은 floating gate 모양을 높이 입체적으로 만들어 주어 측면을 IPD(Inter-Poly Dielectric) capacitance 면적으로 사용하였고, 이에 의해 높은 coupling ratio를 유지할 수 있었다. 이에 반해서 50nm 이하의 NAND 플래시 메모리는 인접한 floating gate들 간의 거리가 너무 협소하여 cell과 cell간의 coupling에 의한 interference가 증가하게 되어 더 이상 floating gate의 측면을 IPD capacitance로 사용하기가 어려워 지게 된다. 따라서 50nm 이하의 플래시 메모리에서는 평면 구조의 floating gate 모양을 형성하면서 IPD에 유전상수가 큰 물질을 도입하여 IPD capacitance를 증가시키는 것에 의해 coupling ratio를 높게 유지해 주어야 한다. 새로운 high-k IPD 물질로서 먼저 DRAM capacitor에서 우수한 유전특성이 검증된 Al2O3 박박에 대한 평가를 진행하였다. Al2O3 단일막은 고전압 leakage current 성능이 취약하여 EOT 133Å 정도가 한계인 것으로 드러났으며, Al2O3 증착 공정이나 후속열처리 등을 조절하였으나 뚜렷한 개선점은 없었다. Al2O3 단일막의 취약한 고전압 leakage current 특성을 향상시키기 위하여 복합막 평가를 진행하였다. 평가된 복합막들 중에서 Al2O3-HfO2-Al2O3 복합막의 고전압 leakage 특성이 ONO 수준을 능가하는 개선된 결과를 나타내었다. 그러나 Al2O3-HfO2-Al2O3 복합막은 13V 전후의 동작전압 영역에서 유전막 breakdown이 일찍 발생하는 문제가 있어 이에 대한 추가 개선이 필요하였다. Al2O3-HfO2-Al2O3 복합막의 breakdown 특성 향상 방안은 HfO2의 결정화를 억제시키는 방법으로 접근하였다. HfO2의 결정화를 억제시키기 위하여 HfO2 막내에 Al2O3를 혼합시켜 HfO2 결정화 온도를 높이는 HfAlO mixed layer 공정을 도입하였다. HfAlO mixed layer는 ALD 방식으로 HfO2대 Al2O3의 cycle 비율을 조정하여 증착하는 것으로 구현하였다. 이렇게 증착된 HfAlO mixed layer에 대해 XRD 분석을 진행한 결과 RTA 온도 850℃까지 amorphous 상태를 유지하는 것으로 확인되었다. 그리고 전기적 특성 평가 결과 20V까지 leakage current breakdown이 발생하지 않는 개선된 특성을 얻을 수 있었다. 아울러 EOT 감소한계도 90Å 정도까지 가능한 것으로 파악되어 50nm 이하급 플래시 메모리에 적용 가능함을 확인하였다. 최종적으로 HfAlO의 신뢰성을 검증하기 위하여 I-V sweep test, TDDB, endurance test 등을 진행한 결과, ONO와 동등한 결과를 나타내어 IPD 신뢰성 측면에서도 양호한 성능을 가지고 있는 것으로 확인되었다.; Recently, the flash memory rise up to the main stream of semiconductor industry as the popularity of the potable electronic device. Especially, the NAND flash for substituting HDD is expanding the memory market share because of the simple structure and low price. The NAND flash memory is widely being used for the storage media of digital still camera, camera phone, USB stick memory and MP3 player. And then, that is rapidly replacing the conventional storage media as its capacity is enlarged and bit cost is decreased continuously. In 2006, the flash memory technology realized 8Gb capacity per a chip, this made the Si movie possible. However, as the design rule is approaching to 50nm, the problem that decreases the bit cost by a large capacity is being more difficulty. The 50nm flash memory is face with the technology limits that are originated from the decreased coupling ratio and charge loss tolerance. In particular, if the coupling ratio is lowered, the program/erase speed of device slowed down and the reliability gets worse. The 63nm floating gate cell which has been manufactured until this hour uses the sidewall area of the 3-D floating gate for IPD capacitance, by which the high coupling ratio is maintained. But on the other hand, the distance between adjacent floating gates in 50nm flash memory is so close that the sidewall area of floating gate cannot be used for IPD capacitance because of the cell to cell interference. Consequently, the high-k IPD should be introduced in 50nm flash memory for the high IPD capacitance and coupling ratio. As the new high-k IPD material, the Al2O3 film having the excellent dielectric property in DRAM capacitor was evaluated. The Al2O3 single layer was bad in the high voltage leakage current characteristics, so EOT 133Å was a uppermost limit. And there was no improvement by the adjustment of ALD process and post deposition anneal. To improve the high voltage leakage current characteristics of Al2O3 single layer, the Al2O3 multi layer test was conducted. Among the tested Al2O3 multi layers, the Al2O3- HfO2-Al2O3 multi layer was superior in high voltage leakage characteristics to ONO. But the leakage current breakdown early occurred around 13V, operation voltage region, so the additional improvement was needed. In order to increase the breakdown voltage of the Al2O3-HfO2- Al2O3 multi layer, the measure to suppress the crystallization of HfO2 was taken. That was HfAlO mixed layer process. The HfAlO mixed layer was deposited by ALD technique that could control the cycle ratio of HfO2 and Al2O3. It was confirmed by XRD analysis that the amorphous phase of HfAlO mixed layer was preserved up to 850℃ RTA temperature. The electric characteristics showed that there was no breakdown until 20V and the EOT limitation was 90Å. This is reasonable value for the sub 50nm flash memory devices. Finally, to verify the device reliability, I-V sweep test, TDDB and and endurance were done. The performances of HfAlO mixed layer were equivalent to that of ONO, and the good dielectric properties of HfAlO mixed layer were confirmed again.