287 0

저온 Poly-Si TFT를 이용한 저소비 전력 TFT-LCD 패널 설계

Title
저온 Poly-Si TFT를 이용한 저소비 전력 TFT-LCD 패널 설계
Other Titles
A Design of Low-Power TFT-LCD Panel using Low Temperature Poly-Si TFTs
Author
최정환
Alternative Author(s)
Choi, Jung-Hwan
Advisor(s)
권오경
Issue Date
2007-02
Publisher
한양대학교
Degree
Master
Abstract
저온 poly-Si를 이용한 TFT-LCD 패널은 a-Si 보다 문턱 전압이 낮고, 전자 이동도가 높은 저온 poly-Si의 성능으로 패널 내부에 게이트 구동회로 뿐만 아니라 소오스 구동회로 및 여러 회로를 내장할 수 있어 각광을 받고 있다. 하지만 TFT의 전기적 특성 편차는 정확도를 요구하는 아날로그 회로를 구현하기가 어려운 문제점이 있다. 특히 아날로그 버퍼를 내장할 경우 채널간의 균일성이 떨어지고, 수율 역시 낮아지는 원인이 된다. 본 논문에서는 2.2 인치 qVGA급 TFT-LCD 패널에 채널간 균일한 특성을 얻기 위하여 기존의 저온 poly-Si TFT을 이용한 아날로그 버퍼를 사용하여 구동하는 방식 대신 아날로그 버퍼를 칩으로 외장하는 구동 방식을 제안하였다. 이 구동방식은 기존의 내부에서 source follower 타입의 아날로그 버퍼를 내장하는 것에 비해 구동력 및 균일성이 좋기 때문에 기존의 1:3 de-multiplexing 방식 대신 1:6 de-multiplexing 방식을 사용하였고, 각 소오스 라인당 7.26μs의 시간동안에도 소오스 구동회로의 출력 오차가 전 계조에서 1/2 LSB 이내로 들어오는 정확성을 갖고 있다. 또한 1:6 de-multiplexing 구동 방식을 사용함으로써, 소오스 구동회로의 면적은 기존의 1:3 de-multiplexing 대비 41%의 면적만을 차지한다. 설계한 TFT-LCD 패널은 게이트 구동회로와 소오스 구동회로와 게이트 구동회로용 DC-DC 변환기를 내장하였고, 모든 회로의 정확한 검증을 위하여 TFT 소자의 AC 모델링이 수행되었다. 본 연구의 패널은 poly-Si TFT의 전기적 특성 편차에 둔감하며 소비 전력은 외부 아날로그 버퍼를 포함하여 18mW 이내로 줄였다. 화소부의 총 면적은 33,480μm×44,640μm 이지만 패널의 전체 크기는 36,680μm×51,540μm이다. 따라서 저소비 전력과 좁은 외곽을 이루고 있기 때문에 기존의 저온 poly-Si TFT-LCD 에 비해 성능 및 구조적 장점이 있다.; The thin film transistor(TFT) liquid crystal display(LCD) panel using low temperature polycrystalline silicon(LTPS) is getting into spotlight because LTPS is better than amorphous silicon(a-Si) such as low threshold voltage and high mobility, hence it integrates gate driver, source driver and peripheral circuits. However, the variation of the electrical characteristics in LTPS TFTs makes it difficult to design an analog circuit requiring accurate control with LTPS TFTs. Especially, integrating analog buffer, channel uniformity and yield become lowers. In the thesis, the 2.2inch qVGA TFT-LCD panel that driving method is proposed with external analog buffer instead of integrating analog buffer using LTPS TFTs for channel uniformity. This driving method has better driving capability and uniformity than the method of integration conventional source follower type analog buffer, therefore it can use 1:6 de-multiplexing method instead of 1:3 de-multiplexing method. And proposed method enables the output errors of the source driver to be under 1/2 LSB in all gray levels during 7.26μs per source line. Also, using 1:6 de-multiplexing method, the area of source driver reduced by 41% of conventional 1:3 de-multiplexing method. The designed TFT-LCD panel integrates gate driver, source driver and DC-DC converter for gate driver. The AC modeling of TFT device is simulated to verify operation of all of circuits. The proposed panel is insensitive to the variations of the electrical characteristics. The power consumption is decreased to 18mW including external analog buffers. The area of panel is 36,680μm×51,540μm although the area of pixel arrays is 33,480μm×44,640μm. Therefore, proposed one is more competitive than conventional LTPS TFT-LCD because of low power consumption and narrow frame width.
URI
https://repository.hanyang.ac.kr/handle/20.500.11754/149440http://hanyang.dcollection.net/common/orgView/200000406407
Appears in Collections:
GRADUATE SCHOOL[S](대학원) > INFORMATION DISPLAY ENGINEERING(정보디스플레이공학과) > Theses (Master)
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE